用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數據 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數據為串行改進密勒碼，每個碼元持續時間為8μs，即16個CLK時鐘；數據流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變為“0”，最后3個時鐘為“1”。 B：在整個碼元持續時間內都沒有出現“0”，即連續16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結束位”，用“0”及緊隨其后的B信號表示。 “無數據”，用連續的B信號表示。
標簽： verilog 2MHz DIN CLK
上傳時間： 2013-12-02
上傳用戶：wang0123456789
EIA（ELECTRONIC INDUSTRIES ALLIANCE）標準文檔EIA-CEA-861-B，A DTV Profile for Uncompressed High Speed Digital Interfaces。
標簽： ELECTRONIC INDUSTRIES ALLIANCE EIA-CEA
上傳時間： 2015-09-27
上傳用戶：hphh
開發的基于B/S模式的網上書店，用JSP實現的，對于新手來說，是學習的好資料。
標簽： 模式
上傳時間： 2013-12-17
上傳用戶：cx111111
上傳時間： 2014-01-22
上傳用戶：woshini123456
生成Bipartite Graphs ./distributions -u -m 1 -M 10 -n 100 -s 500 > top_distrib ./distributions -p -2.2 -m 1 -M 100 -n 200 -s 500 > bottom_distrib ./random_bipartite -t top_distrib -b bottom_distrib > bn_test
標簽： distributions top_distrib Bipartite Graphs
上傳時間： 2015-10-02
上傳用戶：yy541071797
Distributed Median,Alice has an array A, and Bob has an array B. All elements in A and B are distinct. Alice and Bob are interested in finding the median element of their combined arrays.
標簽： array B. Distributed has
上傳時間： 2013-12-25
上傳用戶：洛木卓
wangxiaoyong0015@yahoo.com.cn b不懂的給我發郵件！！！ 謝謝啊！！一定支持我
標簽： wangxiaoyong yahoo 0015 com
上傳用戶：caiiicc
程序作用：測試Sage Tech.開發板（MCP300）中hd7279鍵盤顯示芯片是否能正常工作 */ /*程序功能：按下1號鍵顯示0、1、2、3，按下2號鍵顯示c、d、e、f，按下3號鍵顯示4、5、6、7 */ /* 按下4號鍵顯示8、9、a、b，按下0號鍵點亮4個LED燈 */
標簽： Sage 7279 Tech MCP
上傳時間： 2013-12-30
上傳用戶：Ants
基于B/S模式高校科研系統的設計與研究,基于B／S模式的高校科 研管理信息系統采用3層體系結構，利用ASP技術和SQL Server數據庫系統加以設計與實現。
標簽： 模式 S模式 層體系結構 科研
上傳時間： 2013-12-26
上傳用戶：ma1301115706
PWM控制電機,用PWM控制電機,熟悉定時器Timer A/B的編程方法。用Timer A作為脈寬調制信號產生的定時器.了一個函數F_Pwm(int a,int b) 用于PWM設置，傳入兩個參數第一個用于頻率設置，第二個用于占空比設置。
標簽： PWM Timer int F_Pwm
上傳時間： 2015-10-10
上傳用戶：athjac
蟲蟲下載站版權所有 京ICP備2021023401號-1
