一個(gè)完全好用的程序,用ISE 8.2打開就可直接應(yīng)用
標(biāo)簽： UART-FPGA ISE 8.2 程序
上傳時(shí)間： 2013-08-16
上傳用戶：sklzzy
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語言
上傳用戶：梧桐
用FPGA設(shè)計(jì)數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標(biāo)簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。
標(biāo)簽： Verilog HDL 語言 編寫
上傳時(shí)間： 2013-08-19
上傳用戶：alex wang
用VHDL語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享
標(biāo)簽： VHDL FPGA 語言 浮點(diǎn)運(yùn)算
上傳用戶：epson850
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
標(biāo)簽： VHDL CAN 硬件 程序
上傳時(shí)間： 2013-08-20
上傳用戶：jiiszha
用VHDL語言寫的程序包含如下功能：1.鍵盤掃描2.控制AD轉(zhuǎn)換3.產(chǎn)生PWM信號(hào)與51系列CPU接口，接在51地址數(shù)據(jù)總線上，單片機(jī)通過訪問地址總線上的數(shù)據(jù)寄存器來控制CPLD
標(biāo)簽： VHDL 語言 上傳時(shí)間： 2013-08-20
上傳用戶：liuqy
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳用戶：liuwei6419
用CPLD實(shí)現(xiàn)DSP與PLX9054之間的連接，可以參考
標(biāo)簽： CPLD 9054 DSP PLX
上傳用戶：18862121743
用proteus仿真89S52程序。有原理圖
標(biāo)簽： proteus 89S52 仿真 程序
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
