本軟件是多種EDA軟件的鼠標增強工具，綠色單文件，支持Win9x/NT/2000/XP/WIN7，其中WIN7需要以管理員模式運行，另外，Win9x需要編譯成非UNICODE版本，有需要的用戶可發(fā)郵件給我索取，支持protel99se，DXP(AD)，PADS，ORcad的capture、Cam350、Saber、PC Schematic、Allegro、CircuitCAM,并且對每個軟件的功能都可設(shè)置，用戶可根據(jù)使用習(xí)慣打開或者關(guān)閉功能。 軟件啟動時和啟動后每隔24小時檢查更新，如果系統(tǒng)能上網(wǎng)，有更新時會有增量更新信息。 針對protel99se, DXP,Altium Designer： 1. 向上滾動滾輪 --> 放大，相當(dāng)于PageUp(不能改掉軟件原來的快捷鍵，否則就不靈了) 2. 向下滾動滾輪 --> 縮小，相當(dāng)于PageDown(不能改掉軟件原來的快捷鍵，否則就不靈了) 3. 按下滾輪 --> 切換有效圖層并刷新，相當(dāng)于小鍵盤'*'的功能 4. 按左鍵拖目標 --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于空格鍵的功能，在布局時非常好用，請留意 5. 按右鍵拖動屏幕 6. 原理圖里單擊中鍵呼出放置菜單，相當(dāng)于按“P”鍵1次，連按兩次相當(dāng)于直接放置元件 7. 按中鍵向左移動撤消操作，相當(dāng)于ALT+Backspace 8. 按中鍵向右移動重做操作，相當(dāng)于CTRL+Backspace 9. 按中鍵向上移動，畫線時刪除上一次操作，相當(dāng)于按Backspace 10.按中鍵向下移動，可刪除當(dāng)前焦點或選中內(nèi)容，相當(dāng)于按DELETE和CTRL+DELETE 針對PADS(支持各種版本logic, pcb)： 1. 向上滾動滾輪 --> 放大，相當(dāng)于PageUp 2. 向下滾動滾輪 --> 縮小，相當(dāng)于PageDown 3. 按住鼠標右鍵移動，可移動工作區(qū)，相當(dāng)于SHIFT+滾輪或者ALT+滾輪，不平滑 4. 鼠標中鍵點擊 --> 切換圖層，相當(dāng)于F4，原中鍵點擊功能廢棄 5. 按左鍵拖目標 --> 再按右鍵可旋轉(zhuǎn)，相當(dāng)于TAB鍵的功能，在布局時非常好用，請留意
標簽： EDA
上傳時間： 2014-01-14
上傳用戶：竺羽翎2222
如題。
標簽： ORcad
上傳時間： 2013-10-13
上傳用戶：2525775
Altium_Designer是protel的升級版，除了可以pcb畫圖還可以進行編程和FPGA仿真，同時可以導(dǎo)入ORcad等軟件的原理圖文件，功能相當(dāng)強大。
標簽： Altium_Designer PCB
上傳時間： 2013-10-12
上傳用戶：jokey075
完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計工具 Cadence ORcad and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計及在設(shè)計初級產(chǎn)生最佳的I/O引腳規(guī)劃，并可透過FSP做系統(tǒng)化的設(shè)計規(guī)劃，同時整合logic、schematic、PCB同步規(guī)劃單個或多個FPGA pin的最佳化及l(fā)ayout placement，借由整合式的界面以減少重復(fù)在design及PCB Layout的測試及修正的過程及溝通時間，甚至透過最佳化的pin mapping、placement后可節(jié)省更多的走線空間或疊構(gòu)。 Specifying Design Intent 在FSP整合工具內(nèi)可直接由零件庫選取要擺放的零件，而這些零件可直接使用PCB內(nèi)的包裝，預(yù)先讓我們同步規(guī)劃FPGA設(shè)計及在PCB的placement。
標簽： Allegro Planner System FPGA
上傳時間： 2013-10-19
上傳用戶：shaojie2080
16.6 版本出來將近半年了，一直想和大家分享一下ORcad 在16.6 上面的表現(xiàn)。今天終于可以坐下來說一下了。今天要討論的是Capture 非常有用的一個更新，原理圖與SI 分析的完美結(jié)合結(jié)合。
標簽： ORcad_Capture_CIS Cadence 16.6
上傳時間： 2013-11-14
上傳用戶：15070202241
2010 年，科通成為Cadence 公司在中國規(guī)模最大的增值代理商，科通也是Cadence 公司唯一代理區(qū)域覆蓋全國，唯一代理產(chǎn)品范圍覆蓋Cadence PCB 全線（Allegro 和ORcad）的增值服務(wù)商。隨著業(yè)界領(lǐng)先的信號完整性和電源完整性仿真軟件供應(yīng)商Sigrity 成為Cadence 的一員，全新的Cadence 芯片封裝/PCB 板協(xié)同設(shè)計及仿真解決方案，讓你能夠迅速優(yōu)化芯片和封裝之間的網(wǎng)絡(luò)連接，以及封裝與PCB 之間的網(wǎng)絡(luò)連接。同時通過網(wǎng)表管理、自動優(yōu)化路徑以及信號和電源完整性分析，可以對產(chǎn)品的成本與性能進行優(yōu)化。
標簽： Cadence_PCB 2013
上傳時間： 2013-10-08
上傳用戶：comua
ORcad9.2教程
上傳時間： 2013-11-07
上傳用戶：LouieWu
請注意軟件勿用于商業(yè)用途，否則后果自負！請不要做拿手黨，好用大家享！頂起吧！解壓不成功時請把你們解壓軟件升級到最新版本！ 附件也有本人學(xué)習(xí)PADS9.3、CadenceAllegro16.5、ORcad軟件以及教程一塊上傳，下載時最好不要用第三方軟件，直接保存就可以了。 PADS9.3安裝說明（兼容win7、xp）： 1.參考“PADS9.3圖文安裝方法(WIN7_XP)”完成軟件安裝。 2.參考“PADS9.3”完成破解！破解需要dos環(huán)境下完成，具體操作步驟教程有。 3.安裝目錄和源文件都不能是中文目錄 CadenceAllegro16.5（兼容win7、xp）兩個文件下載完成才能解壓，： 1.參考“真正的cadence_16.5_破解方法”按照操作步驟即可。 2.安裝目錄和源文件都不能是中文目錄 注意！！！ 如果破解不成功有可能破解文件壞掉了，請把“Cadence_Allegro16.5crack-修正破解方法”文件解壓，用里面破解文件重新破解一遍！
標簽： CadenceAllegro PADS 16.5 win7
上傳時間： 2015-01-01
上傳用戶：fdmpy
批量的替換，值得看看~~~
上傳時間： 2015-01-01
上傳用戶：zuozuo1215
附件有二個文當(dāng)，都是dxp2004教程 ，第一部份DXP2004的相關(guān)快捷鍵，以及中英文對照的意思。第二部份細致的講解的如何使用DXP2004。 dxp2004教程第一部份： 目錄 1 快捷鍵 2 常用元件及封裝 7 創(chuàng)建自己的集成庫 12 板層介紹 14 過孔 15 生成BOM清單 16 頂層原理圖: 16 生成PCB 17 包地 18 電路板設(shè)計規(guī)則 18 PCB設(shè)計注意事項 20 畫板心得 22 DRC 規(guī)則英文對照 22 一、Error Reporting 中英文對照 22 A ： Violations Associated with Buses 有關(guān)總線電氣錯誤的各類型（共 12 項） 22 B ：Violations Associated Components 有關(guān)元件符號電氣錯誤（共 20 項） 22 C ： violations associated with document 相關(guān)的文檔電氣錯誤（共 10 項） 23 D ： violations associated with nets 有關(guān)網(wǎng)絡(luò)電氣錯誤（共 19 項） 23 E ： Violations associated with others 有關(guān)原理圖的各種類型的錯誤 (3 項 ) 24 二、 Comparator 規(guī)則比較 24 A ： Differences associated with components 原理圖和 PCB 上有關(guān)的不同 ( 共 16 項 ) 24 B ： Differences associated with nets 原理圖和 PCB 上有關(guān)網(wǎng)絡(luò)不同（共 6 項） 25 C ： Differences associated with parameters 原理圖和 PCB 上有關(guān)的參數(shù)不同（共 3 項） 25 Violations Associated withBuses欄 —總線電氣錯誤類型 25 Violations Associated with Components欄 ——元件電氣錯誤類型 26 Violations Associated with documents欄 —文檔電氣連接錯誤類型 27 Violations Associated with Nets欄 ——網(wǎng)絡(luò)電氣連接錯誤類型 27 Violations Associated with Parameters欄 ——參數(shù)錯誤類型 28 dxp2004教程第二部份 路設(shè)計自動化（ Electronic Design Automation ） EDA 指的就是將電路設(shè)計中各種工作交由計算機來協(xié)助完成。如電路圖（ Schematic ）的繪制，印刷電路板（ PCB ）文件的制作執(zhí)行電路仿真（ Simulation ）等設(shè)計工作。隨著電子工業(yè)的發(fā)展，大規(guī)模、超大規(guī)模集成電路的使用是電路板走線愈加精密和復(fù)雜。電子線路 CAD 軟件產(chǎn)生了， Protel 是突出的代表，它操作簡單、易學(xué)易用、功能強大。 1.1 Protel 的產(chǎn)生及發(fā)展 1985 年 誕生 dos 版 Protel 1991 年 Protel for Widows 1998 年 Protel98 這個 32 位產(chǎn)品是第一個包含 5 個核心模塊的 EDA 工具 1999 年 Protel99 既有原理圖的邏輯功能驗證的混合信號仿真，又有了 PCB 信號完整性 分析的板級仿真，構(gòu)成從電路設(shè)計到真實板分析的完整體系。 2000 年 Protel99se 性能進一步提高，可以對設(shè)計過程有更大控制力。 2002 年 Protel DXP 集成了更多工具，使用方便，功能更強大。 1.2 Protel DXP 主要特點 1 、通過設(shè)計檔包的方式，將原理圖編輯、電路仿真、 PCB 設(shè)計及打印這些功能有機地結(jié)合在一起，提供了一個集成開發(fā)環(huán)境。 2 、提供了混合電路仿真功能，為設(shè)計實驗原理圖電路中某些功能模塊的正確與否提供了方便。 3 、提供了豐富的原理圖組件庫和 PCB 封裝庫，并且為設(shè)計新的器件提供了封裝向?qū)С绦颍喕朔庋b設(shè)計過程。 4 、提供了層次原理圖設(shè)計方法，支持“自上向下”的設(shè)計思想，使大型電路設(shè)計的工作組開發(fā)方式成為可能。 5 、提供了強大的查錯功能。原理圖中的 ERC （電氣法則檢查）工具和 PCB 的 DRC （設(shè)計規(guī)則檢查）工具能幫助設(shè)計者更快地查出和改正錯誤。 6 、全面兼容 Protel 系列以前版本的設(shè)計文件，并提供了 ORcad 格式文件的轉(zhuǎn)換功能。 7 、提供了全新的 FPGA 設(shè)計的功能，這好似以前的版本所沒有提供的功能。
上傳時間： 2015-01-01
上傳用戶：zhyfjj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
