Speed control for a specific trajectory for a robotic manipulator
標(biāo)簽： manipulator trajectory for specific
上傳時間： 2017-09-03
上傳用戶：851197153
calculates Linear Feedback Shift Register(LFSR) mask and seed values for a specific phase shift.
標(biāo)簽： calculates Feedback Register specific
上傳時間： 2017-09-06
上傳用戶：fnhhs
Effective C++ ~ 55 Specific Ways to Improve Your Programs and Designs ~ 3rd Edition (Addison~2005.05).chm
標(biāo)簽： Effective Specific Programs 2005.05
上傳時間： 2013-12-19
上傳用戶：wangchong
this is my homework about how to instal mysql and let only a specific network to have acces at mysql
標(biāo)簽： mysql homework specific network
上傳時間： 2017-09-13
上傳用戶：wfl_yy
SOURCE CONVERTER DATA EXCEL TO TXT SPECIFIC FORMAT
標(biāo)簽： CONVERTER SPECIFIC SOURCE FORMAT
上傳時間： 2014-01-15
上傳用戶：爺?shù)臍赓|(zhì)
a function for calculating specific volume for ideal gas
標(biāo)簽： calculating for function specific
上傳時間： 2014-01-25
上傳用戶：yepeng139
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟(jì)和社會生活的各個方面都得到了廣泛的運(yùn)用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號處理器（Digital Signal Process）。進(jìn)入20世紀(jì)以來，伴隨著半導(dǎo)體技術(shù)的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計周期短、開發(fā)成本低的特點，越來越多地被應(yīng)用在圖像處理領(lǐng)域。大量實踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實現(xiàn)了一個通用可重復(fù)配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性，所以該架構(gòu)的硬件平臺可以很方便的升級和重復(fù)配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現(xiàn)了多種圖像預(yù)處理算法。在實現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能，本文對算法做了一定的改進(jìn)，使其盡量能使用并行處理的方式來完成。實驗結(jié)果表明，本圖像預(yù)處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實際運(yùn)用中出現(xiàn)的噪聲類型多樣化的情況，我們設(shè)計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進(jìn)和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時間： 2013-05-15
上傳用戶：shawvi
可重構(gòu)計算技術(shù)兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點就是在系統(tǒng)正常工作的情況下，修改部分模塊的功能，而系統(tǒng)其它模塊能夠照常運(yùn)行，這樣既節(jié)約硬件資源，又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu)，這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點，又具FPGA靈活的重構(gòu)特點；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實現(xiàn)。 本文基于863計劃項目；動態(tài)重構(gòu)計算機(jī)的可信實現(xiàn)關(guān)鍵技術(shù)，重點研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯的體系結(jié)構(gòu)，提出了一套完整的SoC系統(tǒng)的容錯設(shè)計方案，并研究其實現(xiàn)技術(shù)，設(shè)計實現(xiàn)了實現(xiàn)該技術(shù)的硬件平臺和軟件算法，并驗證成功。 論文取得了如下的創(chuàng)新性研究成果： 1、設(shè)計了實現(xiàn)動態(tài)重構(gòu)技術(shù)的硬件平臺，包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態(tài)重構(gòu)技術(shù)的設(shè)計規(guī)范和設(shè)計流程，實現(xiàn)動態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動態(tài)重構(gòu)實現(xiàn)容錯的方法，不需要外部處理器干預(yù)，由嵌入式處理器負(fù)責(zé)管理整個過程。 4、設(shè)計并實現(xiàn)了嵌入式處理器運(yùn)行時需要的軟件，主要有兩個功能，首先是從CF卡中讀入重構(gòu)所需的配置文件，并將配置文件寫進(jìn)FPGA內(nèi)部的配置存儲器中，改變FPGA內(nèi)部的功能。其次，是實現(xiàn)容錯技術(shù)的算法。
標(biāo)簽： FPGA 動態(tài) 容錯技術(shù)
上傳時間： 2013-04-24
上傳用戶：edrtbme
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來越大，內(nèi)部資源的種類也R益豐富，但同時也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關(guān)盒布線資源的可測性設(shè)計，通過在FPGA內(nèi)部加入一條移位寄存器鏈對開關(guān)盒進(jìn)行配置編程，使得開關(guān)盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗證，取得了很好的結(jié)果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結(jié)合SLICE內(nèi)部兩個LC的連接關(guān)系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達(dá)100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結(jié)果。
上傳時間： 2013-06-11
上傳用戶：唐僧他不信佛
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
