<code id="wwgwo"></code>
隨著PCB設(shè)計(jì)復(fù)雜度的逐步提高，對(duì)于信號(hào)完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計(jì)者們重點(diǎn)研究的方向之一。尤其當(dāng)開關(guān)器件數(shù)目不斷增加，核心電壓不斷減小的時(shí)候，電源的波動(dòng)往往會(huì)給系統(tǒng)帶來致命的影響，于是人們提出了新的名詞：電源完整性，簡(jiǎn)稱PI(power integrity)。其實(shí)，PI和SI是緊密聯(lián)系在一起的，只是以往的EDA仿真工具在進(jìn)行信號(hào)完整性分析時(shí)，一般都是簡(jiǎn)單地假設(shè)電源絕對(duì)處于穩(wěn)定狀態(tài)，但隨著系統(tǒng)設(shè)計(jì)對(duì)仿真精度的要求不斷提高，這種假設(shè)顯然是越來越不能被接受的，于是PI的研究分析也應(yīng)運(yùn)而生。從廣義上說，PI是屬于SI研究范疇之內(nèi)的，而新一代的信號(hào)完整性仿真必須建立在可靠的電源完整性基礎(chǔ)之上。雖然電源完整性主要是討論電源供給的穩(wěn)定性問題，但由于地在實(shí)際系統(tǒng)中總是和電源密不可分，通常把如何減少地平面的噪聲也作為電源完整性中的一部分進(jìn)行討論。
標(biāo)簽： 開關(guān)電源 PCB設(shè)計(jì)
上傳時(shí)間： 2015-12-25
上傳用戶：ccyh
ALTIUM_DESIGNER實(shí)用寶典：原理圖與PCB設(shè)計(jì)綜述配置altium designer原理圖編輯器原理圖設(shè)計(jì)實(shí)例原理圖編輯器的顯示控制原理圖編輯器工作面板原理圖組成對(duì)象的放置編輯電路原理圖原理圖編輯器高級(jí)設(shè)計(jì)功能原理圖設(shè)計(jì)輸出/導(dǎo)入PCB編輯器系統(tǒng)參數(shù)PCB板層設(shè)置PCB布局布線PCB常用對(duì)象的放置及屬性設(shè)置編輯PCB文件PCB設(shè)計(jì)規(guī)則PCB編輯器高級(jí)設(shè)計(jì)工具信號(hào)完整性分析Altium Designer集成庫
標(biāo)簽： altium designer
上傳時(shí)間： 2021-12-13
上傳用戶：20125101110
VIP專區(qū)-PCB源碼精選合集系列（7）資源包含以下內(nèi)容：1. PCB設(shè)計(jì)基本工藝要求.2. Altium_Designer_10_PCB_3D_視頻輸出教程.3. Orcad導(dǎo)入Pads過程.4. 鍍金和沉金的區(qū)別.5. AD內(nèi)電層與內(nèi)電層分割教程.6. Altium Designer中的板層定義介紹.7. 兩個(gè)小時(shí)學(xué)會(huì)OrCAD.8. PCB Design1-印制板設(shè)計(jì)基礎(chǔ)知識(shí).9. CCS3.3官方使用教程.10. PCB的阻抗測(cè)量.11. Altium_Designer詳細(xì)使用教程.12. Altium_designer4層以上高速板布線的16個(gè)技巧.13. PADS常用設(shè)置方法.14. PCB LAYOUT技術(shù)大全.15. AltiumPCB訓(xùn)練手冊(cè).16. 科通集團(tuán)_Cadence_Allegro_基礎(chǔ)培訓(xùn)_第四期.17. Altium_Designer_官方培訓(xùn)教材.18. 電容式觸摸按鍵-PCB布線.19. Mt6601_PCB設(shè)計(jì)注意事項(xiàng).20. Protues使用總線方式畫電路的方法.21. Pocket Mini開發(fā)板說明書.22. 單片機(jī)系統(tǒng)電路的PCB設(shè)計(jì).23. Altium Designer的Protel中多通道功能在原理圖及PCB中的使用技巧.24. 設(shè)計(jì)實(shí)例2：MP3播放器硬件電路設(shè)計(jì).25. 實(shí)用的Altium Designer資料自學(xué)的朋友可以看看.26. 幾種取樣門電路.27. PCB Design Considerations and Guidelines for 0.4mm and 0.5mm WLPs.28. 如何使用Proteus制作PCB.29. MAX20021,MAX20022示例PCB布局指南.30. Altium Designer原理圖與PCB設(shè)計(jì)電子資料包.31. 黑魔書-信號(hào)完整性分析.32. 《Proteus從入門到精通100例》.33. 開關(guān)電源完整的EMI和熱設(shè)計(jì) 黑魔書-信號(hào)完整性分析.34. PCB接地設(shè)計(jì)_中興.35. Layout SMD焊盤要求.36. Altium+designer+2013注冊(cè)機(jī)（親自測(cè)試可用）+Licenses.37. PADS9.3安裝和使用教程PDF版本.38. Cadence 16.6和諧方法_修正版.39. 日本工業(yè)標(biāo)準(zhǔn)--印制線路板通則.40. 自制PCB(使用環(huán)保腐蝕劑).
標(biāo)簽： FLASH 模擬電子
上傳時(shí)間： 2013-05-26
上傳用戶：eeworm
VIP專區(qū)-PCB源碼精選合集系列（23）資源包含以下內(nèi)容：1. PCB線路板還原電路原理圖.2. PCB布線知識(shí)面試題_PCB工程師必備.3. 新設(shè)計(jì)的電路板調(diào)試方法.4. PCB布局布線技巧100問.5. 高速PCB設(shè)計(jì)誤區(qū)與對(duì)策.6. 如何做好pcb板詳談.7. PCB工序解析.8. 抑制△I噪聲的PCB設(shè)計(jì)方法.9. PCB封裝手冊(cè)詳解.10. PCB純手工設(shè)計(jì).11. 印刷電路板的電磁兼容設(shè)計(jì)—論文.12. PCB抗干擾技術(shù)實(shí)現(xiàn)方案.13. 焊接制造中的智能技術(shù).14. 射頻電路PCB設(shè)計(jì)中注意問題.15. 差分信號(hào)PCB布局布線誤區(qū).16. PCB覆銅高級(jí)連接方式.17. 高速PCB中微帶線的串?dāng)_分析.18. 如何做一塊好的PCB板.19. 高速PCB設(shè)計(jì)中的反射研究.20. CADENCE PCB設(shè)計(jì)：布局與布線.21. PCB設(shè)計(jì)的經(jīng)驗(yàn)心得.22. PCB設(shè)計(jì)者必看經(jīng)典教材.23. 印制板可制造性設(shè)計(jì).24. 基于知識(shí)的印刷電路板組裝工藝決策系統(tǒng).25. 綜合布線系統(tǒng)施工要點(diǎn).26. PCB板設(shè)計(jì)中的接地方法與技巧.27. 《新編印制電路板（PCB）故障排除手冊(cè)》.28. PCB走線的比例關(guān)系.29. PCB LAYOUT設(shè)計(jì)規(guī)范手冊(cè).30. PCB技朮大全.31. CTP知識(shí)全解.32. pcb高級(jí)講座.33. PCB布線設(shè)計(jì)-模擬和數(shù)字布線的異同.34. protel 99se進(jìn)行射頻電路PCB設(shè)計(jì)的流程.35. PCB抄板密技.36. 提高多層板層壓品質(zhì)工藝技術(shù)總結(jié).37. 充分利用IP以及拓?fù)湟?guī)劃提高PCB設(shè)計(jì)效率.38. 電路板噪聲原理和噪聲抑制.39. 電源完整性分析應(yīng)對(duì)高端PCB系統(tǒng)設(shè)計(jì)挑戰(zhàn).40. 板載故障記錄OBFL.
標(biāo)簽： 基本電路 海 精品課
上傳時(shí)間： 2013-07-20
VIP專區(qū)-PCB源碼精選合集系列（25）資源包含以下內(nèi)容：1. 電磁兼容設(shè)計(jì)-電路板級(jí)(電子書).2. 開關(guān)電源EMI設(shè)計(jì)(英文版).3. SOD323A/123/523/723封裝尺寸.4. 地環(huán)路干擾策略與地線設(shè)計(jì).5. 華碩內(nèi)部的PCB基本規(guī)范.6. 阻抗匹配.7. PCB電源設(shè)計(jì)經(jīng)典資料.8. 華為pcb布線規(guī)范免費(fèi)下載.9. pci e PCB設(shè)計(jì)規(guī)范.10. PCB電磁輻射預(yù)實(shí)驗(yàn)技術(shù)研究.11. pcb檢查標(biāo)準(zhǔn).12. 共模干擾差模干擾及其抑制技術(shù)分析.13. 傳輸線與電路觀點(diǎn)詳解.14. 關(guān)鍵電路EMC設(shè)計(jì)技術(shù).15. 傳輸線理論與阻抗匹配.16. pcb電磁兼容設(shè)計(jì).17. 被動(dòng)組件之電感設(shè)計(jì)與分析.18. 傳輸線理論.19. pcb專業(yè)術(shù)語詞典.20. I2C總線器件在高抗干擾系統(tǒng)中的應(yīng)用.21. 國(guó)外生產(chǎn)廠商型號(hào)前綴互聯(lián)網(wǎng)網(wǎng)址.22. pcb Layout 設(shè)計(jì)從基礎(chǔ)到實(shí)踐多媒體教程.23. 電容器的寄生作用與雜散電容.24. 高速電路信號(hào)完整性分析之應(yīng)用篇.25. PCB設(shè)計(jì)時(shí)銅箔厚度,走線寬度和電流的關(guān)系.26. 阻抗特性設(shè)計(jì)要求.27. PCB板各個(gè)層的含義.28. 電磁兼容培訓(xùn)教材.29. IC封裝製程簡(jiǎn)介(IC封裝制程簡(jiǎn)介).30. BGA出線規(guī)則.31. 電路板級(jí)的電磁兼容設(shè)計(jì).32. PCB電子書刊12期.33. BMP轉(zhuǎn)為PCB圖的抄板軟件winbtp2.34. protel畫板軟件.35. Sprint-Layout V5.0免安裝中文版.36. PADS9.5完整版下載地址（含破解和補(bǔ)丁）.37. PCB四層板設(shè)計(jì)原理下載.38. PCB快速拼版軟件(企業(yè)版)下載.39. PADS9.5_3in1.40. pcb彩色抄板軟件破解版下載.
標(biāo)簽： 電力 動(dòng)畫 電子課件
上傳時(shí)間： 2013-06-03
隨著電力電子技術(shù)的迅速發(fā)展，電力電子裝置正在向著高頻化、大容量、小體積的方向發(fā)展，其電磁環(huán)境也變得更為復(fù)雜，隨之帶來的輻射電磁干擾也日益嚴(yán)重。在電力電子裝置設(shè)計(jì)初期開展電磁兼容數(shù)值仿真和預(yù)測(cè)對(duì)解決復(fù)雜的電磁干擾問題意義重大。 本文介紹了國(guó)內(nèi)外電力電子裝置電磁兼容的研究現(xiàn)狀。針對(duì)電力電子裝置電磁兼容的復(fù)雜性，討論了使用仿真軟件進(jìn)行電力電子裝置電磁兼容分析的策略，主要面向電源印制電路板(PCB)、控制箱和變流器機(jī)柜全波電磁仿真的具體應(yīng)用進(jìn)行了研究。 首先對(duì)PCB電源板進(jìn)行電磁兼容預(yù)測(cè)。采用軟件Protel99SE和CST微波工作室(R)(CST MICROWAVE STUDIO(R)，簡(jiǎn)稱CST MWS(R))相結(jié)合進(jìn)行分析，得到．PCB板的表面電流和電場(chǎng)分布圖。根據(jù)分布圖，分析電源板的輻射特性，提出提高PCB電磁兼容性的優(yōu)化設(shè)計(jì)的設(shè)想，在PCB設(shè)計(jì)過程中加入對(duì)PCB電磁兼容性分析的場(chǎng)仿真，使PCB的電磁兼容分析有一個(gè)直觀的參照物，有助于指導(dǎo)PCB的布局布線，對(duì)PCB優(yōu)化設(shè)計(jì)，提高產(chǎn)品性能有重要作用。根據(jù)仿真結(jié)果將PCB電源板近似等效成電偶極子模型。 其次應(yīng)用CST MICROSTRIPESTM軟件計(jì)算控制箱的屏蔽效能，并在控制箱插入PCB電源板后進(jìn)行輻射特性分析。 最后應(yīng)用全波電磁仿真軟件CST MWS(R)對(duì)變流器機(jī)柜進(jìn)行電磁輻射干擾瞬態(tài)仿真，分析過程中考慮到了IGBT的開關(guān)尖峰、線纜和易產(chǎn)生干擾的電子元器件以及整個(gè)機(jī)箱機(jī)柜。運(yùn)用線性網(wǎng)絡(luò)理論對(duì)仿真結(jié)果進(jìn)行標(biāo)定，由此提出改進(jìn)措施—采用unit cell和微擾理論設(shè)計(jì)屏蔽網(wǎng)，有效地抑制了電磁輻射。
標(biāo)簽： 電力電子裝置 分 電磁輻射
上傳時(shí)間： 2013-04-24
上傳用戶：標(biāo)點(diǎn)符號(hào)
本文對(duì)基于FPGA的對(duì)象存儲(chǔ)控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對(duì)象存儲(chǔ)控制器的硬件設(shè)計(jì)，使其高效完成對(duì)象級(jí)接口的智能化管理和復(fù)雜存儲(chǔ)協(xié)議的解析，對(duì)對(duì)象存儲(chǔ)系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場(chǎng)可編程門陣列)上實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對(duì)象存儲(chǔ)控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí)，從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號(hào)完整性問題，并基于IBIS模型進(jìn)行了信號(hào)完整性分析及仿真。針對(duì)各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對(duì)象存儲(chǔ)控制器系統(tǒng)設(shè)計(jì)方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對(duì)象存儲(chǔ)設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì)，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級(jí)技術(shù)附件)等網(wǎng)絡(luò)存儲(chǔ)接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計(jì)規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。
標(biāo)簽： FPGA 對(duì)象存儲(chǔ) 原型
上傳用戶：lijinchuan
波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號(hào)處理和運(yùn)算的核心，隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中，對(duì)CCD傳來的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺(tái)，對(duì)波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國(guó)內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點(diǎn)，提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢(shì)，能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能，同時(shí)也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì)，并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對(duì)高速電路設(shè)計(jì)中易出現(xiàn)的問題，詳細(xì)分析了高速PCB設(shè)計(jì)中的信號(hào)完整性問題，包括反射、串?dāng)_等，說明了高速PCB的信號(hào)完整性、電源完整性和電磁兼容性問題及其解決方法，進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì)，包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì)，介紹了SDRAM的基本操作和工作時(shí)序，重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測(cè)試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有：實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度，在高速DSP和FPGA中實(shí)現(xiàn)信號(hào)處理算法程序，保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn)；性價(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。
標(biāo)簽： DSPFPGA 圖像處理 電路板
上傳時(shí)間： 2013-05-30
上傳用戶：fxf126@126.com
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號(hào)的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
標(biāo)簽： FPGA 磁盤陣列 控制器
上傳用戶：jeffery
隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識(shí)別技術(shù)受到了廣泛的關(guān)注。指紋識(shí)別是生物特征識(shí)別中的一項(xiàng)重要內(nèi)容，一直以來是國(guó)內(nèi)外的研究熱點(diǎn)。 嵌入式自動(dòng)指紋識(shí)別是指指紋識(shí)別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動(dòng)指紋識(shí)別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個(gè)庫中的指紋進(jìn)行一一匹配，因此這類系統(tǒng)在處理較大指紋庫時(shí)下匹配時(shí)間相當(dāng)長(zhǎng)。為了克服這個(gè)缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺(tái)，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時(shí)，還設(shè)計(jì)了各硬件模塊的驅(qū)動(dòng)程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡(jiǎn)化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動(dòng)指紋識(shí)別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫添加、刪除、編輯的功能。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識(shí)別，各模塊工作穩(wěn)定。同時(shí)，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開發(fā)，快速應(yīng)用于各種場(chǎng)合。
標(biāo)簽： FPGA DSP 自動(dòng) 指紋識(shí)別系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：guanliya
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
