EMC整改定義 是指產品在功能調試或EMC測試過程中出現問題后所采取的彌補手法。
上傳時間： 2021-11-25
上傳用戶：
CSAD0880一體成型電感采用2顆相同感量的一體成型電感組合而成，即組合兩個一體成型電感器在一個小型封裝中，可替代D類音頻放大器噪音過濾功能中所需的兩個電感器，節省空間，減少PCB板上元件的數量。
標簽： 一體成型電感
上傳時間： 2022-01-03
上傳用戶：20125101110
CSAD0660一體成型電感采用2顆同感量的一體成型電感組合在一起的方式，即組合兩個一體成型電感器在一個小型封裝中，可替代D類音頻放大器噪音過濾功能中所需的兩個電感器，節省空間，減少PCB板上元件的數量。
標簽： 一體成型電感
上傳時間： 2022-01-03
上傳用戶：XuVshu
華為硬件工程師手冊 159頁 1M 超清書簽版第一節 硬件開發過程簡介 §1.1.1 硬件開發的基本過程 產品硬件項目的開發，首先是要明確硬件總體需求情況，如 CPU 處理能力、 存儲容量及速度，I/O 端口的分配、接口要求、電平要求、特殊電路（厚膜等） 要求等等。其次，根據需求分析制定硬件總體方案，尋求關鍵器件及電咱的技術 資料、技術途徑、技術支持，要比較充分地考慮技術可能性、可靠性以及成本控 制，并對開發調試工具提出明確的要求。關鍵器件索取樣品。第三、總體方案確 定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖 及編碼、PCB 布線，同時完成開發物料清單、新器件編碼申請、物料申領。第 四，領回 PCB 板及物料后由焊工焊好 1～2 塊單板，作單板調試，對原理設計中 的各功能進行調測，必要時修改原理圖并作記錄。第五，軟硬件系統聯調，一般 的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機板）需比較大型 軟件的開發，參與聯調的軟件人員更多。一般地，經過單板調試后在原理及 PCB 布線方面有些調整，需第二次投板。第六，內部驗收及轉中試，硬件項目完成開 發過程。 §1.1.2 硬件開發的規范化 上節硬件開發的基本過程應遵循硬件開發流程規范文件執行，不僅如此，硬 件開發涉及到技術的應用、器件的選擇等，必須遵照相應的規范化措施才能達到 質量保障的要求。這主要表現在，技術的采用要經過總體組的評審，器件和廠家 的選擇要參照物料認證部的相關文件，開發過程完成相應的規定文檔，另外，常 用的硬件電路（如 ID.WDT）要采用通用的標準設計。 第二節 硬件工程師職責與基本技能 §1.2.1 硬件工程師職責 一個技術領先、運行可靠的硬件平臺是公司產品質量的基礎，硬件
上傳時間： 2022-03-13
上傳用戶：jiabin
FPGA開發全攻略(下冊) 如何克服 FPGA I/O 引腳分配挑戰 作者：Brian Jackson 產品營銷經理Xilinx, Inc. brian.jackson@xilinx.com 對于需要在 PCB 板上使用大規模 FPGA 器件的設計人員來說，I/O 引腳分配是必須面對的眾多挑戰之一。 由于眾多原因，許多設計人員發表為大型 FPGA 器件和高級 BGA 封裝確定 I/O 引腳配置或布局方案越來越困難。 但是組合運用多種智能 I/O 規劃工具，能夠使引腳分配過程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項艱巨的設計挑戰，即可能幫助設計快速完成，也有可能造 成設計失敗。 在此過程中必須平衡 FPGA 和 PCB 兩方面的要求，同時還要并行完成兩者的設計。 如果僅僅針 對 PCB 或 FPGA 進行引腳布局優化，那么可能在另一方面引起設計問題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內部 FPGA I/O 點和相關資源。 不幸的是，到今天為止還沒有單個工具或方法能夠同時滿足所有這些協同設計需求。 然而，可以結合不同的技術和策略來優化引腳規劃流程并積極采用 Xilinx? PinAhead 技術等新協同設計工 具來發展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設計套件 10.1 版中包含了 PinAhead。 賽靈思公司開發了一種規則驅動的方法。首先根據 PCB 和 FPGA 設計要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設計小組就可以盡可能早地開始各自的設計流程。 如果在設計流程的后期由 于 PCB 布線或內部 FPGA 性能問題而需要進行調整，在采用這一方法晨這些問題通常也已經局部化了，只需要 在 PCB 或 FPGA 設計中進行很小的設計修改。
標簽： FPGA開發全攻略
上傳時間： 2022-03-28
上傳用戶：默默
本文結合飛思卡爾智能車比賽，基于N溝道MOS管設計H橋電機驅動電路，給出一種利用PWM脈寬調制的方式對直流電機進行速度調控。給出用于驅動MOS管的電壓泵設計電路以及PCB板制作需要注意的相關問題。
上傳時間： 2022-05-03
上傳用戶：bluedrops
第一章 概述第一節 硬件開發過程簡介§1.1.1 硬件開發的基本過程產品硬件項目的開發，首先是要明確硬件總體需求情況，如 CPU 處理能力、存儲容量及速度，I/O 端口的分配、接口要求、電平要求、特殊電路（厚膜等）要求等等。其次，根據需求分析制定硬件總體方案，尋求關鍵器件及電咱的技術資料、技術途徑、技術支持，要比較充分地考慮技術可能性、可靠性以及成本控制，并對開發調試工具提出明確的要求。關鍵器件索取樣品。第三、總體方案確定后，作硬件和單板軟件的詳細設計，包括繪制硬件原理圖、單板軟件功能框圖及編碼、PCB 布線，同時完成開發物料清單、新器件編碼申請、物料申領。第四，領回 PCB 板及物料后由焊工焊好 1～2 塊單板，作單板調試，對原理設計中的各功能進行調測，必要時修改原理圖并作記錄。第五，軟硬件系統聯調，一般的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機板）需比較大型軟件的開發，參與聯調的軟件人員更多。一般地，經過單板調試后在原理及 PCB布線方面有些調整，需第二次投板。第六，內部驗收及轉中試，硬件項目完成開發過程。§1.1.2 硬件開發的規范化上節硬件開發的基本過程應遵循硬件開發流程規范文件執行，不僅如此，硬件開發涉及到技術的應用、器件的選擇等，必須遵照相應的規范化措施才能達到質量保障的要求。這主要表現在，技術的采用要經過總體組的評審，器件和廠家的選擇要參照物料認證部的相關文件，開發過程完成相應的規定文檔，另外，常用的硬件電路（如 ID.WDT）要采用通用的標準設計。第二節 硬件工程師職責與基本技能
標簽：
上傳時間： 2022-05-17
上傳用戶：canderile
說明： 51單片機控制fm1702射頻讀卡芯片讀寫mifare1卡全套資料。包括電路圖，pcb板圖，上、下位機軟件及源碼，stc單片機下載軟件，各種資料文檔等。(51 SCM control fm1702 RF reader chip card reader mifare1 a full set of data. Including the circuit diagram, pcb board map, the upper and lower-bit machine software and source code, stc SCM download software, all kinds of information documentation.)
上傳時間： 2022-05-27
上傳用戶：
Altium Designer protel 制作原理圖及pCB板必須的文件。里面收集了市面上大部分型號的usb接口的原理圖及封裝
標簽： usb Altium designer
上傳時間： 2022-06-17
上傳用戶：fliang
1引言由于環境溫度、濕度、油污等外界條件對諸如預付費水表、預付費燃氣表、預付費熱量表等接觸式卡表的影響明顯，卡座磨損、腐蝕，以及潮氣、灰塵等大大縮短了對卡表的使用壽命，因此非接觸卡表已成為當前發展趨勢。這里給出了一種基于射頻器件MFRCS22"的智能儀表設計，提高了智能儀表的使命壽命。2 MFRC522簡介2.1 MFRC522的特點MFRC522采用串行通信方式與主機通信，可根據用戶需求，選用SPIPC或串行UART工作模式，有利于減少連線，縮小PCB板面積，降低成本。MFRC522主要特點如下：高度集成的調制解調電路，采用少量外部器件，即可將輸出驅動級接至天線；支持ISO/EC 14443 TypeA接口和MIFARE通信協議；支持多種主機接口：10 Mbitls的SPI接口；PC接口，快速模式的速率為400 Kbit/s，高速模式的速率為3400 Kbitls；串行UART，傳輸速率可以高達1 228.8 kbits，取 RS232 口；特有的發送器掉電機制可關團內部天線驅動器，即關閉RF場，達到低功耗；內置溫度傳感器，在過熱時自動停止RF發射；獨立的多組電源供電，避免相互干擾，優化EMC特性和信號退構性能；25 V-3.6 V的低壓、低功耗，采用5 mmx5mmx0.85 mm的超小型HVQFN32封裝。
上傳時間： 2022-06-20
上傳用戶：
