1.深入研究PCIe和千兆以太網(wǎng)，了解PCIe和千兆以太網(wǎng)的技術(shù)優(yōu)勢，具體分析PCle和千兆以太網(wǎng)的傳輸協(xié)議，詳細(xì)說明PCleTLP數(shù)據(jù)包格式和以太網(wǎng)標(biāo)2.完成PCIe DMA數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅(qū)動和C應(yīng)用程序開發(fā)。FPGA端基于PCle IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設(shè)計(jì)。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸?shù)臅r(shí)序。PC端采用WinDriver進(jìn)行PCle的驅(qū)動開發(fā)，并根據(jù)WinDriver提供的驅(qū)動API函數(shù)完成C應(yīng)用程序的設(shè)計(jì)。3.完成千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)。設(shè)計(jì)方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應(yīng)用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網(wǎng)MACIPCore，設(shè)計(jì)了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應(yīng)模塊的接口，并分析了數(shù)據(jù)傳輸經(jīng)過Locallink接口和Client用戶接口上的傳輸時(shí)序。PC端采用Winpcap提供的網(wǎng)絡(luò)編程完成了C應(yīng)用程序的設(shè)計(jì)，實(shí)現(xiàn)了捕獲FPGA端發(fā)送的數(shù)據(jù)包以及發(fā)送原始數(shù)據(jù)包至FPGA端的功能。4.PCIe DMA數(shù)據(jù)傳輸系統(tǒng)和千兆以太網(wǎng)數(shù)據(jù)傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進(jìn)行了性能測試。記錄FPGA與PC間進(jìn)行讀寫測試的結(jié)果，驗(yàn)證這兩個(gè)系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
標(biāo)簽：
fpga
pc
pcie
以太網(wǎng)
通信
上傳時(shí)間：
2022-07-11
上傳用戶：xsr1983
