介紹了一種采用硬件控制的自動數據采集系統的設計方法
介紹了一種采用硬件控制的自動數據采集系統的設計方法，包括數字系統自頂向下的設計思路、Verilog HDL對系統硬件的描述和狀態機的設計以及MAX+PLUSII開發軟件的仿真。設計結果表明：該采集系統...
PLUSII技術資料
?? 資源總數：48
?? 源代碼：16
?? PLUSII全部資料 (48個)
在LP2900工作平臺上
在LP2900工作平臺上，利用MAX+plusII開發軟件，設計各個模塊編程實現基本模型計算機，其中最主要的是CPU的設計。 獨立完成運算器的設計，并下載仿真...
使用vriloge硬件描述語言設計數字頻率計
使用vriloge硬件描述語言設計數字頻率計，其對于高頻測量精確，可測范圍0—99999999HZ，在MAX+PLUSII中運行通過并在實驗箱上運行通過達到要求...
文中介紹了QPSK調制解調的原理
文中介紹了QPSK調制解調的原理，并基于FPGA實現了QPSK調制解調電路。MAX+PLUSII環境下的仿真結果表明了該設計的正確性。...
使用VHDL語言編寫的簡易數字存儲示波器
使用VHDL語言編寫的簡易數字存儲示波器，用MAX+PlusII仿真驗證。VHDL編寫了采樣、存儲寫、存儲讀和顯示4個模塊。采樣使用ADC0809，存儲器使用6264，顯示使用DAC0832。...
一個用VHDL編寫的秒表程序
一個用VHDL編寫的秒表程序，可用Max+PlusII仿真...
補碼運算器
使用Altera的MAX+PlusII設計了一個補碼運算器，文檔里包含了詳細的設計原理及完整電路...
MAX+PLUSII 10.230
Max+plusⅡ是Altera公司提供的FPGA/CPLD開發集成環境，Altera是世界上最大可編程邏輯器件的供應商之一。Max+plusⅡ界面友好，使用便捷，被譽為業界最易用易學的EDA軟件。在...