亚洲精品二区,波多野结衣一区,av有码在线观看

PMW-HEX-V

Hex格式詳解

Hex格式詳解

標(biāo)簽： Hex

上傳時間： 2013-10-14

上傳用戶：bjgaofei
用MDK生成bin格式的可執(zhí)行文件

用MDK 生成bin 文件1用MDK 生成bin 文件Embest 徐良平在RV MDK 中，默認(rèn)情況下生成*.hex 的可執(zhí)行文件，但是當(dāng)我們要生成*.bin 的可執(zhí)行文件時怎么辦呢？答案是可以使用RVCT 的fromelf.exe 工具進行轉(zhuǎn)換。也就是說首先將源文件編譯鏈接成*.axf 的文件，然后使用fromelf.exe 工具將*.axf 格式的文件轉(zhuǎn)換成*.bin格式的文件。下面將具體說明這個操作步驟：1. 打開Axf_To_Bin 文件中的Axf_To_Bin.uv2 工程文件；2. 打開Options for Target ‘Axf_To_Bin’對話框，選擇User 標(biāo)簽頁；3. 構(gòu)選Run User Programs After Build/Rebuild 框中的Run #1 多選框，在后邊的文本框中輸入C:\Keil\ARM\BIN31\fromelf.exe --bin -o ./output/Axf_To_Bin.bin ./output/Axf_To_Bin.axf 命令行；4. 重新編譯文件，在./output/文件夾下生成了Axf_To_Bin.bin 文件。在上面的步驟中，有幾點值得注意的是：1. C:\Keil\ARM\BIN31\表示RV MDK 的安裝目錄；2. fromelf.exe 命令的具體語法格式如下：命令的格式為：fromelf [options] input_file命令選項如下：--help 顯示幫助信息--vsn 顯示版本信息--output file 輸出文件(默認(rèn)的輸出為文本格式)--nodebug 在生成的映象中不包含調(diào)試信息--nolinkview 在生成的映象中不包含段的信息二進制輸出格式：--bin 生成Plain Binary 格式的文件--m32 生成Motorola 32 位十六進制格式的文件--i32 生成Intel 32 位十六進制格式的文件--vhx 面向字節(jié)的位十六進制格式的文件t--base addr 設(shè)置m32，i32 格式文件的基地址--text 顯示文本信息文本信息的標(biāo)志-v 打印詳細(xì)信息-a 打印數(shù)據(jù)地址(針對帶調(diào)試信息的映象)-d 打印數(shù)據(jù)段的內(nèi)容-e 打印表達(dá)式表print exception tables-f 打印消除虛函數(shù)的信息-g 打印調(diào)試表print debug tables-r 打印重定位信息-s 打印字符表-t 打印字符串表-y 打印動態(tài)段的內(nèi)容-z 打印代碼和數(shù)據(jù)大小的信息

標(biāo)簽： MDK bin 可執(zhí)行文件

上傳時間： 2013-12-17

上傳用戶：AbuGe
Arria V系列 FPGA芯片白皮書（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡；　　（2）包括低功耗6G和10G串行收發(fā)器；　?。?）總功耗比6G Arria II FPGA低40%；　　（4）豐富的硬核IP模塊，提高了集成度　　（5）目前市場上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。

標(biāo)簽： Arria FPGA V系列芯片

上傳時間： 2013-10-21

上傳用戶：lht618
Altera公司 Cyclone V 28nm FPGA功耗優(yōu)勢

Cyclone V FPGA功耗優(yōu)勢：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料）

標(biāo)簽： Cyclone Altera FPGA 28

上傳時間： 2015-01-01

上傳用戶：xauthu
Cyclone V FPGA：采用低功耗28nm FPGA減少總系統(tǒng)成本

本文主要介紹Cyclone V FPGA的一個很明顯的特性，也可以說是一個很大的優(yōu)勢，即：采用低功耗28nm FPGA減少總系統(tǒng)成本

標(biāo)簽： FPGA Cyclone 28 nm

上傳時間： 2013-11-11

上傳用戶：aeiouetla
基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實現(xiàn)

本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實現(xiàn)（英文資料）

標(biāo)簽： DSP Cyclone Arria 精度可調(diào)

上傳時間： 2013-10-27

上傳用戶：yzy6007
Stratix V FPGA 28 nm創(chuàng)新技術(shù)超越摩爾定律

　　本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。

標(biāo)簽： Stratix FPGA 28 創(chuàng)新技術(shù)

上傳時間： 2013-10-08

上傳用戶：壞天使kk
Altera公司 Stratix V GX FPGA開發(fā)板電路圖

本資料是關(guān)于Altera公司 Stratix V GX FPGA開發(fā)板電路圖的資料。資料包括開發(fā)板原理圖、PCB圖。

標(biāo)簽： Stratix Altera FPGA GX

上傳時間： 2013-10-25

上傳用戶：風(fēng)為裳的風(fēng)
LCF測量儀資料，HEX文件更新（V0.1）

LCF測量儀資料，HEX文件更新（V0.1）

標(biāo)簽： LCF HEX 0.1 測量儀

上傳時間： 2013-11-22

上傳用戶：zhang_yi
淺析HDMI CTS v.1.3和兼容測試中的常見問題

為了改進產(chǎn)品性能和兼容性，最新的HDMI compliance test specification (HDMI CTS) V.1.3增加了新的測試內(nèi)容和定下了更嚴(yán)格的標(biāo)準(zhǔn)。大多數(shù)現(xiàn)在遞交給HDMI授權(quán)測試中心(ATC) 的帶有HDMI功能的電器都將按照HDMI CTS V.1.3 來測試。Analog Devices (ADI) 分別在美國的綠堡(Greensboro，NC), 東京, 臺灣和北京設(shè)立了四家預(yù)測試中心為客戶提供HDMI CT 測試以縮短客戶產(chǎn)品上市的時間。在本文中我們將討論HDMI CTS V.1.3新增加的一些重要內(nèi)容。同時我們也將著重總結(jié)一些典型測試項目失敗的原因和可能的修改方案。

標(biāo)簽： HDMI CTS 1.3 兼容測試

上傳時間： 2013-12-15

上傳用戶：古谷仁美