最高優(yōu)先級(jí)編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述
標(biāo)簽： 高優(yōu)先級(jí) 編碼器 8位 比較器
上傳時(shí)間： 2014-01-23
上傳用戶：xymbian
關(guān)於圖像壓縮的，融入了Huffman編碼，Shannon-Fano編碼等技術(shù)！
標(biāo)簽：
上傳時(shí)間： 2013-12-19
上傳用戶：康郎
Processing軟件製作出的聖誕動(dòng)態(tài)圖像
標(biāo)簽： Processing
上傳時(shí)間： 2013-12-30
上傳用戶：fanboynet
processing製作之互動(dòng)鏈形圖像,圖像隨滑鼠移動(dòng)
標(biāo)簽： processing 滑鼠
上傳時(shí)間： 2017-02-09
上傳用戶：xuanjie
processing製作之動(dòng)態(tài)互動(dòng)圖像,圖像隨滑鼠移動(dòng)產(chǎn)生形變
上傳時(shí)間： 2014-12-07
上傳用戶：CHINA526
[Flash圖像處理] 利用Flash導(dǎo)入圖像，並在Flash之上加以調(diào)整，做出不同效果
標(biāo)簽： Flash
上傳時(shí)間： 2017-02-28
上傳用戶：as275944189
行程編碼的matlab實(shí)現(xiàn)。編碼后的圖像存儲(chǔ)在變量E中,該變量是一個(gè)三緯樹組,前兩緯表示起始像素的橫、縱坐標(biāo)，第三緯表示該行程的顏色值。
標(biāo)簽： matlab 編碼 變量 圖像存儲(chǔ)
上傳時(shí)間： 2017-03-01
上傳用戶：1079836864
該程序包提供了三種加解密算法的源代碼：DES、AES和RSA。程序沒有使用Java的security庫，完全是自己根據(jù)加解密算法流程手工編寫的。適用于密碼學(xué)加解密算法的學(xué)習(xí)和研究。 由于運(yùn)行速度慢，不推薦用于實(shí)用項(xiàng)目。
標(biāo)簽： security Java DES AES
上傳時(shí)間： 2017-03-08
上傳用戶：123啊
收集了三百種加解密算法的VC源程序,請(qǐng)大家參考!
標(biāo)簽： 加解密 算法 源程序 家
上傳時(shí)間： 2014-11-12
上傳用戶：jkhjkh1982
2000年10月2日，美國國家標(biāo)準(zhǔn)與技術(shù)研究所宣布采用Rijndael算法作為高級(jí)加密標(biāo)準(zhǔn)，并于2002年5月26日正式生效，AES算法將在今后很長一段時(shí)間內(nèi)，在信息安全中扮演重要角色。因此，對(duì)AES算法實(shí)現(xiàn)的研究就成為了國內(nèi)外的熱點(diǎn)，會(huì)在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實(shí)現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點(diǎn)。 本論文就是針對(duì)AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實(shí)現(xiàn)問題，在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上，對(duì)AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容為： 1．確定了實(shí)現(xiàn)方案以及關(guān)鍵技術(shù)，在比較了常用的結(jié)構(gòu)后，采用了適合高速并行實(shí)現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu)，并給出了總體的設(shè)計(jì)框圖。由于流水線結(jié)構(gòu)不適用于反饋模式，為了達(dá)到較高的運(yùn)算速度，該系統(tǒng)使用的是電碼本模式(ECB)的工作方式； 2．對(duì)各個(gè)子模塊的設(shè)計(jì)分別予以詳細(xì)分析，結(jié)合算法本身和FPGA的特點(diǎn)，采用查表法優(yōu)化處理了字節(jié)代換運(yùn)算，列混合運(yùn)算和密鑰擴(kuò)展運(yùn)算。同時(shí)，考慮到應(yīng)用環(huán)境的不同，本設(shè)計(jì)支持?jǐn)?shù)據(jù)分組為128比特，密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實(shí)現(xiàn)的這個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)； 3．利用QLJARTUSII開發(fā)工具進(jìn)行代碼的編寫工作和綜合編譯工作，在 MODELSIM中進(jìn)行仿真并給出仿真結(jié)果，給出了各個(gè)模塊和整個(gè)設(shè)計(jì)的仿真測試結(jié)果； 4．和其他類似的設(shè)計(jì)做了橫向?qū)Ρ龋贸鼋Y(jié)論：本設(shè)計(jì)在保證了速度的基礎(chǔ)上實(shí)現(xiàn)了資源和速度的均衡，在性能上具有較大的優(yōu)勢(shì)。
標(biāo)簽： FPGA AES 解密 算法
上傳時(shí)間： 2013-05-25
上傳用戶：wcl168881111111
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
