CH451 使用一個(gè)系統(tǒng)時(shí)鐘信號(hào)來(lái)同步芯片內(nèi)部的各個(gè)功能部件，例如，當(dāng)系統(tǒng)時(shí)鐘信號(hào)的頻率變高時(shí)，顯示驅(qū)動(dòng)刷新將變快、按鍵響應(yīng)時(shí)間將變短、上電復(fù)位信號(hào)的寬度將變窄、看門(mén)狗周期也將變短。一般情況下，CH451 的系統(tǒng)時(shí)鐘信號(hào)是由內(nèi)置的阻容振蕩提供的，這樣就不再需要任何外圍電路，但內(nèi)置RC 振蕩的頻率受電源電壓的影響較大，當(dāng)電源電壓降低時(shí)，系統(tǒng)時(shí)鐘信號(hào)的頻率也隨之降低。在某些實(shí)際應(yīng)用中，可能希望CH451 提供更長(zhǎng)或者更短的顯示刷新周期、按鍵響應(yīng)時(shí)間等，這時(shí)就需要調(diào)節(jié)系統(tǒng)時(shí)鐘信號(hào)的頻率。CH451 提供了CLK 引腳，用于外接阻容振蕩。當(dāng)在CLK 引腳與地GND 之間跨接電容后，系統(tǒng)時(shí)鐘信號(hào)的頻率將變低；當(dāng)在CLK 引腳與正電源VCC 之間跨接電阻后，系統(tǒng)時(shí)鐘信號(hào)的頻率將變高。因?yàn)镃H451 的系統(tǒng)時(shí)鐘信號(hào)被用于芯片內(nèi)部的所有功能部件，所以其頻率不宜進(jìn)行大幅度的調(diào)節(jié)，一般情況下，跨接電容的容量在5pF 至100pF 之間，跨接電阻的阻值在20KΩ至500KΩ之間?？缃右粋€(gè)47pF 的電容則頻率降低為一半，跨接一個(gè)47KΩ的電阻則頻率升高為兩倍。另外，CH451 的CLK 引腳可以直接輸入外部的系統(tǒng)時(shí)鐘信號(hào)，但外部電路的驅(qū)動(dòng)能力不能小于±2mA。CH451 在CLKO 引腳提供了系統(tǒng)時(shí)鐘信號(hào)的二分頻輸出，對(duì)于一些不要求精確定時(shí)的實(shí)際應(yīng)用，可以由CLKO 引腳向單片機(jī)提供時(shí)鐘信號(hào)，簡(jiǎn)化外圍電路。 單片機(jī)接口程序下面提供了U1（MCS-51 單片機(jī)）與U2（CH451）的接口程序，供參考。;**********************;需要主程序定義的參數(shù)CH451_DCLK BIT P1.7 ;串行數(shù)據(jù)時(shí)鐘,上升沿激活CH451_DIN BIT P1.6 ;串行數(shù)據(jù)輸出,接CH451 的數(shù)據(jù)輸入CH451_LOAD BIT P1.5 ;串行命令加載,上升沿激活CH451_DOUT BIT P3.2 ;INT0,鍵盤(pán)中斷和鍵值數(shù)據(jù)輸入,接CH451 的數(shù)據(jù)輸出CH451_KEY DATA 7FH ;存放鍵盤(pán)中斷中讀取的鍵值
標(biāo)簽： 451 ch 數(shù)碼管 實(shí)例程序
上傳時(shí)間： 2013-11-22
上傳用戶(hù)：671145514
6.2.3 ALTERA芯片配置電路設(shè)計(jì)。
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：cainaifa
FPGA-CPLD芯片設(shè)置方法
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：luopoguixiong
各種集成芯片的封裝尺寸，學(xué)習(xí)PCB的必備材料
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：kristycreasy
最全的芯片封裝方式(圖文對(duì)照)
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：yanyueshen
Arduino，是一塊基于開(kāi)放源代碼的USB接口Simple i/o接口板（包括12通道數(shù)字GPIO，4通道PWM輸出，6-8通道10bit ADC輸入通道），并且具有使用類(lèi)似Java,C語(yǔ)言的IDE集成開(kāi)發(fā)環(huán)境。 讓您可以快速使用Arduino語(yǔ)言與Flash或Processing…等軟件，作出互動(dòng)作品。 Arduino可以使用開(kāi)發(fā)完成的電子元件例如Switch或sensors或其他控制器、LED、步進(jìn)馬達(dá)或其他輸出裝置。Arduino也可以獨(dú)立運(yùn)作成為一個(gè)可以跟軟件溝通的接口，例如說(shuō)：flash、processing、Max/MSP、VVVV 或其他互動(dòng)軟件…。Arduino開(kāi)發(fā)IDE接口基于開(kāi)放源代碼原，可以讓您免費(fèi)下載使用開(kāi)發(fā)出更多令人驚艷的互動(dòng)作品。 特色： 1、開(kāi)放源代碼的電路圖設(shè)計(jì)，程序開(kāi)發(fā)接口免費(fèi)下載，也可依需求自己修改。 2、使用低價(jià)格的微處理控制器(ATMEGA8或ATmega128)?？梢圆捎肬SB接口供電，不需外接電源。也可以使用外部9VDC輸入 3、Arduino支持ISP在線(xiàn)燒，可以將新的“bootloader”固件燒入ATmega8或ATmega128芯片。有了bootloader之后，可以通過(guò)串口或者USB to Rs232線(xiàn)更新固件。 4、可依據(jù)官方提供的Eagle格式PCB和SCH電路圖，簡(jiǎn)化Arduino模組，完成獨(dú)立運(yùn)作的微處理控制。可簡(jiǎn)單地與傳感器，各式各樣的電子元件連接(EX：紅外線(xiàn),超音波,熱敏電阻,光敏電阻,伺服馬達(dá),…等) 5、支持多種互動(dòng)程序，如：Flash、Max/Msp、VVVV、PD、C、Processing……等 6、應(yīng)用方面，利用Arduino，突破以往只能使用鼠標(biāo)，鍵盤(pán)，CCD等輸入的裝置的互動(dòng)內(nèi)容，可以更簡(jiǎn)單地達(dá)成單人或多人游戲互動(dòng)。
標(biāo)簽： Arduino
上傳時(shí)間： 2013-10-17
上傳用戶(hù)：cuiyashuo
電子發(fā)燒友網(wǎng)訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開(kāi)始量產(chǎn)出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優(yōu)勢(shì)，未來(lái)的前景勢(shì)必?zé)o法估量。通過(guò)本文對(duì)Altera公司 28nm FPGA系列芯片的基本性能、市場(chǎng)優(yōu)勢(shì)、型號(hào)差異以及典型應(yīng)用等介紹，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起來(lái)感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來(lái)的設(shè)計(jì)選擇相應(yīng)的Altera 28nm FPGA 芯片。
上傳時(shí)間： 2013-10-31
上傳用戶(hù)：半熟1994
Arria V系列 FPGA芯片基本描述 ?。?）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； ?。?）包括低功耗6G和10G串行收發(fā)器； ?。?）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 ?。?）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：lht618
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過(guò)表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：dongbaobao
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程?！肮び破涫拢叵壤淦鳌?，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類(lèi)方法：一種是按公司類(lèi)別進(jìn)行分類(lèi)，另一種是按功能進(jìn)行劃分。 若按公司類(lèi)別分，大體可分兩類(lèi)：一類(lèi)是EDA 專(zhuān)業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類(lèi)是PLD器件廠商為了銷(xiāo)售其產(chǎn)品而開(kāi)發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分，大體可以分為以下三類(lèi)。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線(xiàn)→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專(zhuān)業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門(mén)的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線(xiàn)。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專(zhuān)業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類(lèi) 這類(lèi)軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線(xiàn)（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門(mén)延時(shí)、線(xiàn)延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專(zhuān)業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專(zhuān)業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類(lèi)軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具，就支持多種第三方的EDA軟件，用戶(hù)可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶(hù)：1079836864
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
