H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標準僅設(shè)定了碼流的語法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實現(xiàn)靈活性極大，其規(guī)定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對H.264進行了編碼復(fù)雜度分析，并統(tǒng)計了整個軟件編碼中計算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測編碼的效率。在該算法下進行幀內(nèi)預(yù)測時，為了得到一個宏塊的預(yù)測模式，需要進行592次率失真代價計算。因此為了降低幀內(nèi)預(yù)測模式選擇的計算復(fù)雜度，本文改進了幀內(nèi)預(yù)測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內(nèi)編碼時間平均節(jié)約60﹪以上，對編碼的實時性有較大幫助。 為了實現(xiàn)實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現(xiàn)。首先研究了H.264編碼器硬件實現(xiàn)架構(gòu)，并對影響編碼速度，且具有硬件實現(xiàn)優(yōu)越性的幾個重要部分進行了算法研究和FPGA.實現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統(tǒng)對輸入的殘差數(shù)據(jù)實時壓縮編碼的功能。 本文對H.264編碼器幀內(nèi)預(yù)測模式選擇算法的改進，算法實現(xiàn)簡單，對軟件編碼的實時性有很大幫助。本文對在單片F(xiàn)PGA上實現(xiàn)H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設(shè)計有著積極的借鑒性。
標簽： FPGA 264 幀內(nèi)預(yù)測 算法優(yōu)化
上傳時間： 2013-05-25
上傳用戶：refent
隨著信息技術(shù)的發(fā)展，系統(tǒng)級芯片SoC(System on a Chip)成為集成電路發(fā)展的主流。SoC技術(shù)以其成本低、功耗小、集成度高的優(yōu)勢正廣泛地應(yīng)用于嵌入式系統(tǒng)中。通過對8位增強型CPU內(nèi)核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現(xiàn)，對SoC設(shè)計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎(chǔ)上，按照至頂向下的模塊化的高層次設(shè)計流程，對8位CPU進行了頂層功能和結(jié)構(gòu)的定義與劃分，并逐步細化了各個層次的模塊設(shè)計，建立了具有CPU及定時器，中斷，串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數(shù)據(jù)通路的設(shè)計規(guī)劃。利用有限狀態(tài)機及微程序的思想完成了控制通路的各個層次模塊的設(shè)計規(guī)劃。利用組合電路與時序電路相結(jié)合的思想完成了定時器，中斷以及串行接口的規(guī)劃。采用邊沿觸發(fā)使得一個機器周期對應(yīng)一個時鐘周期，執(zhí)行效率提高。使用硬件描述語言實現(xiàn)了各個模塊的設(shè)計。借助EDA工具ISE集成開發(fā)環(huán)境完成了各個模塊的編程、調(diào)試和面向FPGA的布局布線；在Synplify Pro綜合工具中完成了綜合；使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設(shè)計了一個通用的擴展接口控制器對原有的8位處理器進行擴展，加入高速DI，DO以及SPI接口，增強了8位處理器的功能，可以用于現(xiàn)有單片機進行升級和擴展。 本設(shè)計的CPU全面兼容MCS-51匯編指令集全部的111條指令，在時鐘頻率和指令的執(zhí)行效率指標上均優(yōu)于傳統(tǒng)的MCS-51內(nèi)核。本設(shè)計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結(jié)合開發(fā)出用戶需要的固核和硬核，可讀性好，易于擴展使用，易于升級，比較有實用價值。本設(shè)計通過FPGA驗證。
上傳時間： 2013-04-24
上傳用戶：jlyaccounts
本文闡述了硝酸生產(chǎn)聯(lián)鎖報警控制系統(tǒng)的意義，介紹了系統(tǒng)的特性和要求，提出了生產(chǎn)聯(lián)鎖報警的實現(xiàn)線路，給出了PLC實現(xiàn)的部分流程。現(xiàn)場應(yīng)用表明系統(tǒng)可靠實用。關(guān)鍵詞：PLC ;聯(lián)鎖;報警;硝酸
標簽： Realization nitric-acid PLC interlock
上傳時間： 2013-07-07
上傳用戶：xingisme
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計，鏈路層功能包括了協(xié)議原語設(shè)計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計，流量控制機制設(shè)計，協(xié)議通道初始化設(shè)計，錯誤檢測機制設(shè)計和空閑字符產(chǎn)生、時鐘補償方式設(shè)計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領(lǐng)域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術(shù)之一。 當今LDPC碼構(gòu)造的主流方向有兩個，分別是結(jié)合準循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴展構(gòu)造和類似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實現(xiàn)的復(fù)雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結(jié)構(gòu)的特點，結(jié)合RU算法，提出了一種新編碼器的設(shè)計方案。 基于二次擴展的QC-LDPC碼構(gòu)造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎(chǔ)上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構(gòu)造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結(jié)構(gòu)得以精簡；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實現(xiàn)復(fù)雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結(jié)構(gòu)，由原先RU算法的6級降低為4級；為了縮短編碼延時，設(shè)計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II Pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應(yīng)用中具有很高的價值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對應(yīng)的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點，數(shù)字控制可以實現(xiàn)復(fù)雜的控制策略，同時大大提高系統(tǒng)的可靠性和靈活性，并易于實現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計及仿真，采用Xinlix的VIRTEX-Ⅱ Pro FPGA開發(fā)板實現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計方案，然后進行了控制器設(shè)計。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進行仿真研究。浮點仿真的運算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補償器。文中重點研究了DPWM和數(shù)字補償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計了兩種數(shù)字補償器，并進行了分析比較，選擇了合適的補償算法，達到了改善系統(tǒng)性能的目的。 設(shè)計完成后，作者使用ISE 9.1i軟件進行了FPGA實現(xiàn)的前、后仿真，驗證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計，采用32MHz的硬件晶振實現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實驗結(jié)果。
上傳時間： 2013-07-23
上傳用戶：kristycreasy
激光測距是隨著激光技術(shù)的出現(xiàn)而發(fā)展起來的一種精密測量技術(shù)，因其良好的精確度特性廣泛地應(yīng)用在軍事和民用領(lǐng)域。但傳統(tǒng)的激光測距系統(tǒng)大多采用分立的單元電路搭建而成，不僅造成了開發(fā)成本較高，電路較復(fù)雜，調(diào)試困難等諸多問題，而且這種系統(tǒng)體積和重量較大，嚴重阻礙了激光測距系統(tǒng)的普及應(yīng)用，因此近年來激光測距技術(shù)向著小型化和集成化的方向發(fā)展。本文就旨在找出一種激光測距的集成化方案，將激光接收電路部分集成為一個專用集成電路，使傳統(tǒng)的激光測距系統(tǒng)簡化成三個部分，激光器LD、接收PD和一片集成電路芯片。 本文設(shè)計的激光測距系統(tǒng)基于相位差式激光測距原理，綜合當前所有的測相技術(shù)，提出了一種基于FPGA的芯片運用DCM的動態(tài)移相功能實現(xiàn)相位差測量的方法。該方法實現(xiàn)起來方便快捷，無需復(fù)雜的過程計算，不僅能夠達到較高的測距精度，同時可以大大簡化外圍電路的設(shè)計，使測距系統(tǒng)達到最大程度的集成化，滿足了近年來激光測距系統(tǒng)向小型化和集成化方向發(fā)展的要求，除此，該方法還可以減少環(huán)境因素對測距誤差的影響，降低測距系統(tǒng)對測試環(huán)境的要求。本論文的創(chuàng)新點有： 1.基于方波實現(xiàn)激光的調(diào)制和發(fā)射，簡化了復(fù)雜的外圍電路設(shè)計； 2.激光測距的數(shù)據(jù)處理系統(tǒng)在一片F(xiàn)PGA芯片上實現(xiàn)，便于系統(tǒng)的集成。 在基于DCM的激光測距方案中，本文詳細的敘述了利用DCM測相的基本原理，并給出了由相位信息得到距離信息的計算過程，然后將利用不同測尺測得的結(jié)果進行合成，并最終將距離的二進制信息轉(zhuǎn)換成十進制顯示出來。本文以Xilinx公司Virtex-II Pro開發(fā)板做為開發(fā)平臺，通過編程和仿真驗證了該測距方案的可行性。在采用多次測量求平均值的情況下，該測距方案的測距精度可以達到3mm，測距量程可達100m。該方案設(shè)計新穎，可將整個的數(shù)據(jù)處理系統(tǒng)在FPGA芯片中實現(xiàn)，為最終的專用集成芯片的設(shè)計打下了基礎(chǔ)，有利于測距系統(tǒng)的集成單片化。
標簽： FPGA 激光測距 數(shù)據(jù)處理
上傳時間： 2013-06-20
上傳用戶：lili1990
人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟及準確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個行業(yè)也顯現(xiàn)出自身的優(yōu)勢。FPGA允許用戶根據(jù)自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計方法的靈活性降低了整個系統(tǒng)的開發(fā)成本，F(xiàn)PGA 設(shè)計成為電子自動化設(shè)計行業(yè)不可缺少的方法。 本文從人臉檢測算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過訓(xùn)練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統(tǒng)在基于Xilinx的Virtex II Pro開發(fā)板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設(shè)計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統(tǒng)成本、開發(fā)時間等諸多因素。Xilinx公司提供的Virtex II Pro開發(fā)板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數(shù)據(jù)通道等，通過分析可以對算法進行細致的劃分，實現(xiàn)需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數(shù)據(jù)位進行操作它提取指數(shù)和尾數(shù)，然后對尾數(shù)執(zhí)行移位操作。 4. 改進檢測用的級聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對系統(tǒng)的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
標簽： FPGA 人臉檢測 系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：大融融rr
隨著信息技術(shù)和計算機技術(shù)的飛速發(fā)展，數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術(shù)對相關(guān)領(lǐng)域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計方法，加速了系統(tǒng)的設(shè)計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：stampede
軟件無線電技術(shù)自20世紀90年代提出以后，在許多通信系統(tǒng)中得到了廣泛應(yīng)用。本文研究了一種軟件無線電數(shù)字通信系統(tǒng)方案的設(shè)計，并著重研究了其中中頻處理單元的設(shè)計和實現(xiàn)。針對實際應(yīng)用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數(shù)字化處理系統(tǒng)的設(shè)計方案。該系統(tǒng)的特點是所有的中頻信號處理算法全部由軟件實現(xiàn)，它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416，F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺的建立及若干關(guān)鍵算法的實現(xiàn)”研究課題，主要完成了軟件無線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實現(xiàn)的任務(wù)，具體包括通用數(shù)字中頻板的設(shè)計、中頻板上FPGA和DSP、D/A的接口設(shè)計、各種數(shù)字通信關(guān)鍵技術(shù)（數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等）的FPGA實現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證，并已交付使用。結(jié)果表明，本文提出的方案正確可行，達到了預(yù)定要求。本文的工作對其它軟件無線電系統(tǒng)的實現(xiàn)也具有較大的參考價值。
標簽： FPGA 中頻數(shù)字化 關(guān)鍵算法
上傳時間： 2013-04-24
上傳用戶：thinode
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="qggqs"></pre>