#現代UPS電源及電路圖集(李成章2001)-email.part1.rar資源較大，分為兩個部分，已全部上傳，全部下載完即可打開：part1：https://dl.21ic.com/download/ups-463042.html part2：https://dl.21ic.com/download/ups-463043.html
上傳時間： 2022-01-20
上傳用戶：
GJB367A-2001軍用通信設備通用規范
標簽： 通信設備
上傳時間： 2022-03-22
上傳用戶：
【資源描述】:2001年全國大學生電子設計競賽一等獎基于DDS技術的任意波形發生器.rar
上傳時間： 2022-06-17
上傳用戶：
本文檔為ESD測試相關的國際標準，IEC 61000-4-2 2001版本，包括空氣放電和接觸放電，內容涵蓋測試方法，實驗臺的設置，以及相關模型參數的配置，如150 pF/330 Ω 和 330 pF/330 Ω 兩種放電模塊。
標簽： ESD
上傳時間： 2022-06-21
上傳用戶：
【一生中不可不讀的100個(全十冊)(PDF)】
標簽： 100
上傳時間： 2013-06-04
上傳用戶：eeworm
華為WCDMA全網解決方案:本章首先介紹WCDMA系統不同版本之間演進過程，使讀者對WCDMA制式有總體的認識；接著從具體的網絡建設角度出發，介紹了華為WCDMA全網解決方案。 10.1 WCDMA演進概述 10.1.1 標準進展概述 WCDMA技術從出現以來逐漸演進發展為R99/R4/R5/R6等多個階段，其中R99協議于2000年3月(3GPP官方說法是1999年12月)凍結功能，經過兩年時間的完善，協議已經成熟；R4協議于2001年3月凍結功能，協議已經穩定。R5協議于2002年3月 （部分功能6月）凍結功能。R6協議預計在2004年12月左右凍結功能。 圖10-1 3G協議的發展趨勢 WCDMA系統相對于GSM網絡和GPRS網絡來說，一個最重要的變化就是無線網絡的改變。WCDMA網絡中，使用無線接入系統RAN來取代了GSM中的基站子系統BSS。 R99版本的WCDMA核心網從網絡形態上來說，可以看作是GSM的核心網絡和GPRS的核心網絡的組合。也即R99的核心網絡分為電路域和分組域。電路域與GSM的核心網構造基本相同，分組域與GPRS的核心網構造基本相同。 R4版本的核心網絡相對于R99版本來說，最大的變化就在于R99核心網電路域中MSC網元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統結構的相關內容。 R4協議的核心網絡具有TDM和IP兩種組網方式。采用TDM方式組網時，R4網絡的網絡規劃建設與R99網絡有不少相近之處。比如在建設匯接網絡、信令網絡等方面，很多考慮都是相同的。采用IP方式組網的時候，R4的網絡規劃建設則與R99有了不小的區別。 R5版本的核心網絡相對于R4版本來說，多了一個IMS（IP多媒體子系統）域，增加了相應的設備和接口；電路域和分組域的網絡結構則沒有什么大變化。同時由于網絡功能的增強，部分設備功能也進行了升級。
上傳時間： 2013-07-24
上傳用戶：13517191407
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。可以說，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
Verilog的2001標準文檔，全英文。
上傳時間： 2013-06-03
上傳用戶：Altman
模擬電子技術相關實驗的multisim 2001仿真
上傳時間： 2013-05-22
上傳用戶：zhangjinzj
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
