亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

Q系列

  • Blackfin系列DSP原理與系統(tǒng)設(shè)計(jì)

    bf系列開(kāi)發(fā)必備資料

    標(biāo)簽： Blackfin DSP 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間： 2014-12-28

    上傳用戶：穿著衣服的大衛(wèi)

  • 賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

    賽靈思spartan6系列FPGA片內(nèi)資源設(shè)計(jì)指導(dǎo)

    標(biāo)簽： spartan6 FPGA 賽靈思 資源

    上傳時(shí)間： 2013-10-28

    上傳用戶：hahayou

  • Arria V系列 FPGA芯片白皮書(shū)（英文）

    　　Arria V系列 FPGA芯片基本描述 　　（1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； 　　（2）包括低功耗6G和10G串行收發(fā)器； 　　（3）總功耗比6G Arria II FPGA低40%； 　　（4）豐富的硬核IP模塊，提高了集成度 　　（5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。

    標(biāo)簽： Arria FPGA V系列 芯片

    上傳時(shí)間： 2013-10-26

    上傳用戶：wsq921779565

  • 全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析

        全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 　　表1 全新Xilinx FPGA 7系列子系列介紹表 　　(1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 　　通過(guò)表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。

    標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片

    上傳時(shí)間： 2013-10-27

    上傳用戶：comer1123

  • xilinx公司的7系列FPGA應(yīng)用指南

       本文是關(guān)于 xilinx公司的7系列FPGA應(yīng)用指南。 xilinx公司的7系列FPGA包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對(duì)這3各系列芯片的介紹。    下表是xilinx公司的7系列FPGA芯片容量對(duì)比表

    標(biāo)簽： xilinx FPGA 應(yīng)用指南

    上傳時(shí)間： 2013-11-19

    上傳用戶：31633073

  • 賽靈思ZYNQ-7000EPP系列開(kāi)辟新型器件先河

    賽靈思ZYNQ-7000EPP系列開(kāi)辟新型器件先河

    標(biāo)簽： ZYNQ 7000 EPP 賽靈思

    上傳時(shí)間： 2013-10-22

    上傳用戶：eastgan

  • 賽靈思如何讓7系列FPGA的功耗減半

    賽靈思采用專(zhuān)為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。

    標(biāo)簽： FPGA 賽靈思 功耗 減

    上傳時(shí)間： 2013-11-18

    上傳用戶：liaofamous

  • 降低賽靈思28nm 7系列FPGA的功耗

    本白皮書(shū)介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面，其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。

    標(biāo)簽： FPGA 28 nm 賽靈思

    上傳時(shí)間： 2013-10-27

    上傳用戶：giraffe

  • WP245 - 使用Virtex-5系列FPGA獲得更高系統(tǒng)性能

    Virtex™-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。

    標(biāo)簽： Virtex FPGA 245 WP

    上傳時(shí)間： 2013-10-29

    上傳用戶：long14578

  • XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標(biāo)簽： XAPP FPGA Bank 520

    上傳時(shí)間： 2013-11-19

    上傳用戶：yyyyyyyyyy

主站蜘蛛池模板： 三江| 克什克腾旗| 小金县| 东阿县| 高阳县| 镇宁| 深圳市| 库车县| 平利县| 黄浦区| 高阳县| 鹤壁市| 武汉市| 绥化市| 太白县| 湖南省| 宝应县| 稷山县| 潍坊市| 扬州市| 独山县| 扎赉特旗| 和田县| 凤城市| 长沙市| 贵溪市| 南溪县| 三穗县| 清丰县| 凯里市| 武宁县| 临朐县| 东兴市| 普兰店市| 台北县| 正安县| 玉山县| 壶关县| 游戏| 瑞金市| 项城市|