久久a爱视频,激情综合婷婷,亚洲精品二区三区

QJ003系類低成本語音模塊接線圖

低成本電子提花機控制器設計

本文設計的電子提花機控制器，從紡織發展方向出發，針對中小型紡織企業的需求，改進了傳統提花機控制器的一些問題。從實際運行效果來看，控制器運行穩定可靠。差分信號驅動以及反饋校驗使系統具有很強的抗電磁干擾性，誤碼率很低。電磁驅動電壓低，降低了電源功率，提高了系統的穩r 定性。采用光纖通信進行信號傳輸與驅動方案，提高傳輸距離和可靠性，為電子提花機的升級打下了良好的基礎。設計中芯片選取低功耗節能型芯片，降低整機功耗，節約成本。使用U盤作為花型文件的存儲介質，大大提高了花型設計的速度，降低了設計成本。配合以雙路復合式電磁選針器和單動式提針機構，整機造價可降低60％以上¨J?？偟膩?說，該控制器成本低廉，性能良好，維護方便，為中小型紡織企業節省成本，提高效益，值得推廣。

標簽： FPGA SOPC 電子提花機

上傳時間： 2015-05-05

上傳用戶：yezi123
采用低分辨率位置傳感器的正弦波永磁同步電機控制系統.rar

近年來，隨著永磁材料的發展，永磁同步電機應用日益廣泛。永磁同步電機根據反電動勢和電流波形的不同，可分為梯形波永磁同步電機(無刷直流電機)和正弦波永磁同步電機(永磁同步電機)。正弦波永磁同步電機為實現其正弦波驅動控制需要連續的轉子位置信號，通常采用機械位置傳感器(旋轉變壓器、光電編碼器等)，機械位置傳感器雖可以提供高精度的轉子位置信息，但其體積大，價格高，增加了轉子的慣量，且性能易受環境因素的影響，限制了永磁同步電機的應用場合。近年來受到廣泛的關注的無位置傳感器技術，是通過檢測反電動勢(電壓)或電流等過零點獲取轉子的位置信號，此技術雖取消了機械位置傳感器，但存在控制復雜，位置檢測精度不高，運行轉速范圍受到限制等問題。為解決上述問題，本文研究采用低成本的低分辨率位置傳感器取代機械位置傳感器，通過位置估算法得到高分辨率的轉子位置信號，以實現永磁同步電機的正弦波驅動控制問題。首先，本文分析了傳統的采用位置區間的平均速度和采用平均速度并引用平均加速度實現位置估算法的原理，針對其不足提出了一種改進的方法，該法通過對位置區間初始速度的估算，可以顯著提高速度、位置的估算精度。本文建立上述三種位置估算法的Matlab仿真模型，并對其進行了仿真研究，仿真結果表明：改進位置估算方法即使在加減速等動態性能過程中也能保持較小的位置誤差，性能明顯優于傳統的方法。其次，完成了以TI公司的數子信號處理器(DSP)TMS320LF2407A為主控芯片，以IR公司IR2110為驅動芯片采用低分辨率位置傳感器的正弦波永磁同步電機控制系統的硬件電路的設計和調試工作。探討了正弦波永磁同步電機在采用無電流傳感器的電流開環控制時的控制策略問題。在此情況下電壓相位角φ對電機運行性能有重要的影響，為得到最佳的φ=f(ω)曲線，需根據負載特性進行優化。最后，完成了基于TMS320LF2407A采用低分辨率位置傳感器的正弦波永磁同步電機的軟件設計，文中詳細討論了位置估算程序和實現SVPWM程序的設計和調試，并對其進行了實驗驗證。

標簽： 分辨率位置傳感器正弦波

上傳時間： 2013-07-23

上傳用戶：shwjl
基于FPGA的多功能電子測量系統的研究與實現.rar

隨著計算機和微電子技術的飛速發展，基于數字信號處理的示波器、信號發生器、邏輯分析儀和頻譜分析儀等測量儀器已經應用到各個領域并且發揮著重要作用，但這些儀器昂貴的價格阻礙了它們的普遍使用。本文針對電子測量儀器技術發展和普及的情況，結合用FPGA實現數字信號處理的優勢，研究一種基于FPGA的輔助性獨立電予測量儀器的軟件系統。這種儀器可以作為數模混合電路測試和驗證的工具，用來觀察模擬信號波形、數字信號時序波形、模擬信號的幅度頻譜，也可以用來產生DDS信號。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺來實現單片DSP系統，這種芯片成本低廉、工作速度快、技術兼容性好；在軟件設計上，采用基于FPGA的可編程數字邏輯設計方法，這種方法具有開發難度小、功能擴展簡單等優點。設計中采用的關鍵技術包括：基于FPGA和IP Core的Verilog HDL設計、數據采集、數據存儲、數據處理以及數據波形的實時顯示。對這些技術的研究探討不僅有理論研究價值，在科學實驗和產品設計中同樣具有重要的實用價值。系統的設計以低資源、高性能為目標，設計中采用了科學的模塊劃分、設計與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節約各種FPGA資源，為實現低成本的輔助電子測量儀器提供了可能。

標簽： FPGA 多功能電子測量系統

上傳時間： 2013-06-05

上傳用戶：love_stanford
基于FPGA的分布式采集系統時鐘同步控制技術研究與實現.rar

隨著電子技術的快速發展，各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面，時鐘同步技術都發揮著極其重要的作用，得到了廣泛的推廣。對于分布式采集系統來說，中心主站需要對來自于不同采集設備的采集數據進行匯總和分析，得到各個采集點對同一事件的采集時間差異，通過對該時間差異的分析，最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準，那么得到的各個采集時間差異就不能反映出實際情況，中心主站也無法準確地對事件進行分析和判斷，甚至得出錯誤的結論。因此，時鐘同步是分布式采集系統正常運作的必要前提。目前國內外時鐘同步領域常用的技術有GPS授時技術，鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高，抗干擾性強，但是由于需要專用的GPS接收機，若單純使用GPS 授時技術做時鐘同步，就需要在每個采集點安裝接收機，成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術，輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大，適合傳輸的時間碼，但是由于其時間精度低，不適合應用于高精度時鐘同步的系統。基于上述分析，本文結合這三種常用技術，提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性，又具備IRIG-B時間碼易傳輸和低成本的特性，為分布式采集系統中的時鐘同步提供了一種新的解決方案。本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T，通過對GPS芯片串行時間信息解碼，獲得準確的UTC時間，并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘，本論文采用了數?；旌系逆i相環技術，將GPS 接收芯片輸出的高精度秒信號作為參考基準，生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分，將B 碼的準時標志與GPS 秒信號同步，提高了IRIG-B 碼的時間精度。在分布式采集系統中，IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一，節約了各點布設GPS 接收機的高昂成本。最后，通過PC104總線對時鐘同步控制卡進行了數據讀取和測試，通過實驗結果的分析，提出了改進方案。實驗表明，改進后的時鐘同步控制方案具有很高的時鐘同步精度，對時鐘同步技術有著重大的推進意義！

標簽： FPGA 分布式采集

上傳時間： 2013-08-05

上傳用戶：lz4v4
電力電子元器件選用低成本方案

市場驅動力：電力電子器件用戶不斷要求降低元器件成本，以提高其產品的競爭力。降低成本有多種途徑，但只有靠技術才是降低成本、提高產品可靠性的最有效手段。

標簽： 電力電子元器件方案

上傳時間： 2013-04-24

上傳用戶：2728460838
基于AT89C2051單片機的RF卡門禁系統設計

本文以f1禁系統的可靠性和低成本為立足點，提出了一種基于AT89C2051單片機的RF卡門禁系統設系計方法。首先簡單介紹了組成這個系統的非接觸式IC卡，然后詳細描述了其軟硬件設計的過程。在實際的應用

標簽： C2051 2051 89C AT

上傳時間： 2013-06-13

上傳用戶：lansedeyuntkn
基于FPGA的甚短距離高速并行光傳輸系統研究

甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

標簽： FPGA 短距離光傳輸高速并行

上傳時間： 2013-07-14

上傳用戶：han0097
無線485 無線232 無線PLC

我公司根據市場實際需求研制生產的DTD433工業級無線數傳模組提供高穩定、高可靠、低成本的數據傳輸，它提供了透明的RS232/RS485接口，具有安裝維護方便、繞射能力強、組網結構靈活、大范圍覆蓋等特點，適合于點多而分散、地理環境復雜等應用場合。它的工業級電路設計及精美外殼方便其能夠應用于電力高壓等惡劣的工業環境，穩定可靠地服務于環境要求十分苛刻的軍工、地震、水利、工業等現場。工作在ISM 頻段，用戶無需申請頻率牌照即可使用。DTD433系列無線數傳模組廣泛應用于無線數傳領域，典型應用包括遙控、遙感、遙測系統中的數據采集、檢測、報警、過程控制等環節。

標簽： 無線 485 232 PLC

上傳時間： 2013-05-26

上傳用戶：安首宏A
基于ARM與ARM Linux的汽車行駛記錄儀的分析與設計

汽車行駛記錄儀(文中也簡稱為記錄儀)，亦稱“汽車黑匣子”，是安裝在車輛上，對車輛行駛速度、時間、里程以及有關車輛行駛的其它狀態信息進行監控、記錄、存儲并可通過接口實現數據輸出的數字式電子記錄裝置。為分析和判斷汽車駕駛狀態和處理交通事故提供了可靠準確的科學依據。本課題的來源是國家信息產業部下達的電子發展基金項目，與同類產品相比，增加了音/視頻功能，目前已通過信產部驗收。本文主要分析和設計了一種具有低成本高擴展性的基于ARM與ARMLinux的汽車行駛記錄儀方案，該系統作為信產部項目中的主控模塊實現了記錄儀的標準功能。硬件方面分析了汽車行駛記錄儀的標準功能對應ARM片內外圍電路與外部器件的設計。軟件方面分析了基于YAFFS文件系統與Linux 2.6的軟件平臺在嵌入式應用方面的高可用性，主要描述YAFFS的特點與基本原理，Linux中線程的實現機制與Linux Kernel 2.6在響應時間上的改進。并給出了該記錄儀基于Liinux的多線程結構應用程序的設計要點、流程圖和主要的數據結構。作為擴展，為記錄儀增加了采集和處理音/視頻信號的DSP模塊。DSP采用TI公司的專用于數字媒體應用的高性能DSP DM642。DSP模塊同時采集3路視頻并進行壓縮，壓縮算法可以采用MPEG-2、MPEG-4、H．263、H．264等。論述了實現音/視頻功能的基本原理、DSP模塊的存儲器結構、ARM與DSP的通信及一些實用性的考慮。

標簽： ARM Linux 汽車行駛記錄儀分

上傳時間： 2013-07-02

上傳用戶：W51631
FPGA用于160Gbs高速光纖通信系統中PMD補償的研究

偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。

標簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425