用verilog語言編的正弦波發(fā)生器，可以用QUARTusII來打開這個源碼，也可以轉(zhuǎn)換成VHDL語言
標(biāo)簽： verilog 語言 正弦波發(fā)生器
上傳時間： 2014-11-27
上傳用戶：葉山豪
用于測試VGA運行的幾個程序代碼，可在QUARTusII工程下測試VGA的運行情況
標(biāo)簽： VGA 測試 代碼 運行
上傳時間： 2016-02-24
上傳用戶：bjgaofei
用VHDl設(shè)計UART的文章，使用QUARTusII平臺
標(biāo)簽： VHDl UART
上傳時間： 2014-11-12
上傳用戶：dreamboy36
cpld，環(huán)境是QUARTusII中vhdl語言開發(fā)7279讀寫鍵盤程序
標(biāo)簽： cpld
上傳時間： 2013-12-18
上傳用戶：13681659100
16位鎖存器，此程序通過QUARTusII軟件調(diào)試通過
標(biāo)簽： 鎖存器
上傳時間： 2014-01-05
上傳用戶：pkkkkp
EPM1270和ram62256的verilog接口程序，用QUARTusII編譯
標(biāo)簽： verilog 62256 1270 EPM
上傳時間： 2013-12-13
上傳用戶：tfyt
EPM1270和單片機的8080通訊接口，適合單片機與CPLD之間的高速通訊，verilog語言，QUARTusII環(huán)境
標(biāo)簽： 1270 8080 EPM 單片機
上傳時間： 2016-05-11
上傳用戶：manking0408
該程序是基于FPGA的的設(shè)計，開發(fā)環(huán)境是QUARTusII，包括整個工程
標(biāo)簽： FPGA 程序
上傳時間： 2014-01-21
上傳用戶：英雄
數(shù)字鐘的verilog代碼，QUARTusII開發(fā)環(huán)境.
標(biāo)簽： verilog 數(shù)字 代碼
上傳時間： 2013-12-21
上傳用戶：onewq
出租車計費系統(tǒng)的源碼，包括仿真結(jié)果，用QUARTusII調(diào)通。
標(biāo)簽： 出租車計費系統(tǒng) 源碼
上傳時間： 2016-06-30
上傳用戶：zm7516678
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
