usb2.0的IP核，可在QUARTusII或MaxPlusII環境下實現編譯和生成ip核
標簽： usb 2.0 IP核
上傳時間： 2014-01-05
上傳用戶：duoshen1989
這是本人自己編寫的可用于256*256大小的圖像進行sobel邊緣檢測的vhd文件，可在QUARTusII或MaxplisII下綜合和仿真，并在FPGA上測試過。可以進行修改支持其他大小圖像的sobel邊緣檢測，同時還可以實現其它的圖像模塊化處理算法，例如高斯濾波，平滑等。
標簽： 256 sobel vhd 編寫
上傳時間： 2015-11-11
上傳用戶：古谷仁美
用VHDL開發的棒球游戲，可以在QUARTusII環境下編譯，適用于各種FPGA開發板。
標簽： VHDL
上傳時間： 2014-08-15
上傳用戶：hjshhyy
程序在報告中，要 用QUARTusII運行，注意從word到運行環境中，可能有個別符號不兼容，重新在運行環境中輸入那些符號就可以了
標簽： 程序 報告
上傳時間： 2013-12-23
上傳用戶：hj_18
上傳時間： 2013-12-17
上傳用戶：hzy5825468
altera的ip核， 添加后，在QUARTusII中可以輕松實現對i2c的控制，是fpga開發人員的必備工具之一。
標簽： altera
上傳時間： 2014-01-24
上傳用戶：dbs012280
用vhdl語言編寫的基于fpga的波形發生器，使用了QUARTusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產生的波形分別是正弦波，三角波，鋸齒波和方波。
標簽： vhdl fpga 語言 編寫
上傳時間： 2015-12-17
上傳用戶：zhichenglu
該系統加入了led屏的硬件控制器，以niosII為系統核心，以QUARTusII為平臺，實現了sopc系統，可進行led屏的全彩控制。
標簽： led 硬件 控制器
上傳時間： 2013-12-18
上傳用戶：BIBI
DSP Builder設計初步,介紹Matlab/DSP Builder及其設計流程，正弦信號發生器完整的設計過程，以及使用Matlab、QUARTusII\modelsim詳細的仿真過程。
標簽： Builder DSP Matlab 設計流程
上傳時間： 2013-12-24
上傳用戶：nanfeicui
verilog源代碼，QUARTusII工程。程序實現VGA時序。控制VGA顯示器輸出圖形。在QUARTusII中客直接運行，
標簽： verilog 源代碼
上傳時間： 2013-12-19
上傳用戶：李夢晗
蟲蟲下載站版權所有 京ICP備2021023401號-1
