隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢。通過嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對傳統(tǒng)串行設(shè)備進行更換或者升級。 本文設(shè)計的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計，實現(xiàn)最多32路串行終端同時接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計服務(wù)器端與客戶端工作模式，同時設(shè)計實現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳時間： 2013-04-24
上傳用戶：mqien
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過載模擬試車臺的各種參數(shù),來評價導(dǎo)彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計，其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進行模塊化設(shè)計，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過對PCM通信的特點研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計，系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理，采用VHDL實現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊，構(gòu)建了實時性和準(zhǔn)確性通信網(wǎng)絡(luò)，實現(xiàn)了數(shù)據(jù)的采集。 測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明，采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠遠優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實現(xiàn) 多路
上傳時間： 2013-04-24
上傳用戶：com1com2
在以單片機為核心的多級分布式系統(tǒng)中，常常需要擴展單片機的串行通信口，本文分別介紹了基于SP2538 專用串行口擴展芯片及Intel8251 的兩種串行口擴展方法，并給出了實際的硬件電路原理及相應(yīng)的通信
上傳時間： 2013-08-01
上傳用戶：15679277906
AD程序?qū)崿F(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換功能； CAN程序?qū)崿F(xiàn)CAN總線通訊功能； keyboard_check程序?qū)崿F(xiàn)鍵盤的掃描查詢方式輸入； keyboard_disturb程序?qū)崿F(xiàn)PORTB的"電平變化中斷"進行鍵盤的輸入； led0-8程序?qū)崿F(xiàn)在8個LED上依次顯示1~8數(shù)字； PWM程序用于使CCP1模塊產(chǎn)生分辨率為10位的PWM波形，占空比為50%； RS-232程序通過RS-232接口來完成PC計算機與單片機之間的通信； simple_POARD程序為外圍功能模塊簡單應(yīng)用實例，點亮與PORTD口相連的八個發(fā)光二極管； stopwatch程序?qū)崿F(xiàn)計時秒表功能，時鐘顯示范圍00.00～99.99秒，分辨度為0.01秒； switchinput程序用于開關(guān)量的輸入（采用SPI總線），并顯示在與D口相連的LED上； wakeup程序?qū)崿F(xiàn)PIC18F458的休眠工作方式，并由實驗板上的按鍵產(chǎn)生"電平變化中斷"將其從休眠狀態(tài)中激活； WDT程序?qū)崿F(xiàn)"看門狗"WDT的功能； Yejing程序?qū)崿F(xiàn)液晶顯示器的接口和顯示功能。
上傳時間： 2013-06-04
上傳用戶：GHF
傳感器是測控系統(tǒng)的重要組成部分，但有些傳感器，如增量式或絕對式旋轉(zhuǎn)編碼器，因無配套的二次儀表，給使用帶來不便。有些傳感器雖然可以買到配套的儀表，但價格昂貴，功能單一且功能無法擴展。為此，本課題以設(shè)計一種通用性強，功能擴展方便的測量儀表為目的，將計算機技術(shù)與嵌入式微處理器技術(shù)用于測量儀表當(dāng)中，設(shè)計一種基于ARM的嵌入式智能儀表。課題主要研究工作包括： 1.在分析比較各種二次儀表功能的基礎(chǔ)上，提出了基于ARM的嵌入式智能儀表設(shè)計方案。搭建了儀表的硬件平臺。 2.軟件設(shè)計實現(xiàn)了μC/OS-Ⅱ嵌入式系統(tǒng)在ARM7微控制器上的移植。在此基礎(chǔ)上，對嵌入式系統(tǒng)進行了一定的擴展，編寫了LCD驅(qū)動程序，調(diào)用了串口通信，A/D轉(zhuǎn)換等模塊的API函數(shù)，建立了多任務(wù)環(huán)境，使儀表兼具PWM脈寬調(diào)制功能、數(shù)據(jù)采集、顯示和傳輸功能。 3.通過增量式、絕對式旋轉(zhuǎn)編碼器實驗、轉(zhuǎn)矩轉(zhuǎn)速傳感器實驗、輸出模擬信號的角度傳感器實驗和PWM輸出實驗驗證儀表的功能。 RTOS平臺的構(gòu)建，降低了軟件設(shè)計的復(fù)雜度，提高了系統(tǒng)的實時性和靈活性，縮短了開發(fā)周期。經(jīng)過實驗驗證，該儀表能夠準(zhǔn)確測定頻率信號、模擬信號及數(shù)字信號。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
自上世紀(jì)90年代Linux首次應(yīng)用于嵌入式系統(tǒng)，至今已過了近10年。10年間，隨著芯片技術(shù)、總線技術(shù)以及計算機技術(shù)的發(fā)展，嵌入式處理器也從8位單片機時代發(fā)展到了如今高低端處理器百花齊放的時代。32位、16位處理器的價格不再是那么高不可攀。在這種背景下，本課題擬研究一種適用于小規(guī)模現(xiàn)場的，低成本的，具有RS-232C和CAN總線通訊方式且可在線進行軟件更新的監(jiān)控系統(tǒng)。 現(xiàn)今，很多監(jiān)控系統(tǒng)都以裝有微軟操作系統(tǒng)的IPC作為監(jiān)督平臺，以單片機、PLC、DSP等作為DDC控制器，通過串口等方式通訊。其開發(fā)周期短，但成本總體較高，通訊方式單一。 本課題首先對幾種嵌入式處理器和嵌入式操作系統(tǒng)進行比較，確定了以ARM核的處理器和Linux作為本監(jiān)督平臺的處理器和操作系統(tǒng)；其次研究了Linux在ARM上的移植以及運行過程，包括引導(dǎo)加載程序vivi、Linux2.6內(nèi)核、根文件系統(tǒng)、各種外設(shè)(包括觸摸屏與以太網(wǎng)等)驅(qū)動程序的移植，以及基于Qt/E的串口通訊的圖形用戶界面的開發(fā)；最后對CAN總線以及RS-232C通訊方式在ARM7核的處理器及單片機上的應(yīng)用進行研究。 基于以上研究開發(fā)的監(jiān)控系統(tǒng)的監(jiān)督平臺以S3C2410處理器為核心，以Linux2.6內(nèi)核為操作系統(tǒng)，以觸摸屏為主要人機界面，具有RS-232C和以太網(wǎng)通訊方式，其成本較低，體積較小，功能較為靈活；其DDC控制器由基于STC5410AD和ARM7核的LPC2119的兩塊控制板以及一塊RS-232C與CAN總線轉(zhuǎn)換板組成，其控制功能更加強大，通訊方式也更加多樣化；另外，監(jiān)督平臺與DDC控制器均可在線更新程序，降低了系統(tǒng)維護難度。 經(jīng)過實踐調(diào)試，本監(jiān)控系統(tǒng)的軟硬件均工作正常，實現(xiàn)了預(yù)期目標(biāo)。本監(jiān)控系統(tǒng)可應(yīng)用于電力、化工、機電等多個領(lǐng)域的現(xiàn)場，具有較強的通用性。
標(biāo)簽： Linux ARM 監(jiān)控 系統(tǒng)研究
上傳時間： 2013-07-08
上傳用戶：zhch602
LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比，編碼復(fù)雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預(yù)期指標(biāo)，通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設(shè)計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器，分別設(shè)計了其整體結(jié)構(gòu)，并對每種編碼器的功能模塊進行深入研究，設(shè)計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真；根據(jù)時序仿真結(jié)果和綜合報告對三種編碼方案進行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后，在FPGA中硬件實現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間： 2013-08-02
上傳用戶：林魚2016
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無線系統(tǒng)等各類產(chǎn)品市場，占領(lǐng)了32位RISC微處理器75％以上的市場份額。 本文設(shè)計的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺)進行快速軟件升級。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，設(shè)計了系統(tǒng)的硬件和軟件。 首先詳細分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴展了JTAG接口、USB接口、Modem接口，同時又構(gòu)造出了一個JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調(diào)試。 最后，對編程器技術(shù)實現(xiàn)上的不足作了分析和編程器設(shè)計的不完善之處作了總結(jié)，并對編程器的發(fā)展趨勢作了探討和展望。
上傳時間： 2013-06-16
上傳用戶：mylinden
現(xiàn)代IC設(shè)計中，隨著設(shè)計規(guī)模的擴大和復(fù)雜度的增長，驗證成為最嚴(yán)峻的挑戰(zhàn)之一。在現(xiàn)代ASIC設(shè)計中，很難用單一的驗證方法來對復(fù)雜芯片進行有效的驗證，為了將設(shè)計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結(jié)合起來。 在64位全定制嵌入式CPU設(shè)計過程中，使用了多種驗證技術(shù)和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設(shè)計正確的可靠性。 論文首先介紹了64位CPU的結(jié)構(gòu)，結(jié)合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
本文對基于FPGA的CCSDS圖像壓縮和AES加密算法的實現(xiàn)進行了研究。主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并根據(jù)其編碼方案，設(shè)計并實現(xiàn)了相應(yīng)的編解碼器。從算法性能和硬件實現(xiàn)復(fù)雜度兩個方面，將該算法與具有類似算法結(jié)構(gòu)的JPEG2000和SPIHT圖像壓縮算法作比較分析； (2)利用硬件描述語言VerilogHDL實現(xiàn)CCSDS圖像壓縮算法和AES加密算法； (3)優(yōu)化算法復(fù)雜度較大的功能模塊，如小波變換模塊等。使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫速度，利用DSP塊處理核心運算單元，從而很大程度上提高了模塊的運行速度，并降低了芯片的使用面積； (4)設(shè)計并實現(xiàn)系統(tǒng)的模塊級流水線，在幾乎不增加占用芯片面積的情況下，提高了系統(tǒng)的數(shù)據(jù)吞吐量； (5)在QuartusⅡ和ModelSim仿真環(huán)境下對該系統(tǒng)進行模塊級和系統(tǒng)級的功能仿真、時序仿真和驗證。在硬件系統(tǒng)測試階段，設(shè)計并實現(xiàn)FPGA與PC機的串口通信模塊，提高了系統(tǒng)驗證的工作效率。
上傳時間： 2013-05-19
上傳用戶：1757122702
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
