RTL in Verilog (Vending Machine)
RTL in Verilog (Vending Machine)...
RTL技術(shù)資料
?? 資源總數(shù)：150
?? 源代碼：5220
?? RTL全部資料 (150個)
網(wǎng)卡芯片rtl級
用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運(yùn)行察看...
電子書-RTL Design Style Guide for Verilog HDL540頁
電子書-RTL Design Style Guide for Verilog HDL540頁A FF having a fixed input value is generated from the ...
利用SystemverilogUVM搭建SOC及ASIC的RTL的驗證環(huán)境
該文檔為利用SystemverilogUVM搭建SOC及ASIC的RTL的驗證環(huán)境講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………...
MDIO Verilog RTL代碼，SOC可以通過MDIO接口來訪問外部PHY等慢速外設(shè)
MDIO Verilog RTL代碼，SOC可以通過MDIO接口來訪問外部PHY等慢速外設(shè)...
PRECISION RTL V2005B.1100
Actel公司與Mentor Graphics公司日前推出Mentor Graphics的Precision RTL綜合工具最新版本。該版本利用Actel基于閃存的ProASIC Plus家族FPGA...
多功能車輛總線控制器的FPGA設(shè)計與開發(fā).rar
隨著計算機(jī)網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運(yùn)輸行業(yè)的鐵路系統(tǒng)對此也有了新的要求，列車通信網(wǎng)絡(luò)應(yīng)運(yùn)而生。經(jīng)過多年的發(fā)展，國際電工委員會(IEC)為了規(guī)范列車通信網(wǎng)絡(luò)，于1999年通過了IEC61...
DDR2控制器IP的設(shè)計與FPGA實現(xiàn).rar
DDR2 SDRAM是目前內(nèi)存市場上的主流內(nèi)存。除了通用計算機(jī)系統(tǒng)外，大量的嵌入式系統(tǒng)也紛紛采用DDR2內(nèi)存，越來越多的SoC系統(tǒng)芯片中會集成有DDR2接口模塊。因此，設(shè)計一款匹配DDR2的內(nèi)存控制器...
基于FPGA的全數(shù)字中頻接收機(jī)的研究與實現(xiàn).rar
本論文基于直接擴(kuò)頻通信的理論設(shè)計了一種全數(shù)字的中頻接收機(jī)，使用Xilinx公司的FPGA芯片xc3s400作為接收機(jī)的主芯片，實現(xiàn)中頻數(shù)字信號的下變頻，基帶解調(diào)，PN碼的捕獲及跟蹤環(huán)路的設(shè)計并給出了它...
MP3音頻解碼器的FPGA原型芯片設(shè)計與實現(xiàn).rar
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實...