精品亚洲国内自在自线福利,亚洲图片久久,亚洲人成伊人成综合图片

Reed-solomon

基于FPGA的RS255，223編解碼器的高速并行實現.rar

隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論?；赗S碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦
RS編譯碼器的設計與FPGA實現

Reed-solomon碼(簡稱RS碼)是一種具有很強糾正突發和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數字視頻廣播(DVB)等系統中具有廣泛的應用。本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結構的譯碼器實現方案并改進了該算法的實現結構，在譯碼器復雜度和譯碼延時上作了折衷，降低了譯碼器的復雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設計實現了RS(255,239)編譯碼器，證明了該方案的可行性。

標簽： FPGA RS編譯碼

上傳時間： 2013-06-11

上傳用戶：奇奇奔奔
基于FPGA的前向糾錯算法和電路設計

本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.

標簽： FPGA 前向糾錯算法電路設計

上傳時間： 2013-04-24

上傳用戶：duoshen1989
無線擴頻集成電路開發中信道編解碼技術研究與FPGA實現

本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。

標簽： FPGA 無線擴頻信道編解技術研究

上傳時間： 2013-07-07

上傳用戶：時代電子小智
RS編譯碼的FPGA實現

RS(Reed-solomon)碼是差錯控制領域中一類重要的線性分組碼，由于其出眾的糾錯能力，被廣泛地應用于各種差錯控制系統中，以滿足對數據傳輸通道可靠性的要求。本文主要研究RS碼的編譯碼方法以及基于FPGA(Field Programmable Gate Array)的RS碼的實現方法。對所設計的編碼譯碼器的主要性能指標進行了仿真及實際功能測試，并給出了時序仿真波形圖和實際測試的結果。最后對于RS軟判決譯碼器的實現進行試探性的研究。本文的主要工作有：1)采用現場可編程門陣列(FPGA)實現了 RS 碼的編碼和譯碼；2)采用更高效的RiBM算法，不僅減少了邏輯單元(Logic Element)的使用量，而且速度上也得到提高；3)用 VHDL 語言實現RS編碼譯碼，包括伽羅華(Galoias)域內的乘法除法器的設計，伴隨式求解電路，關鍵方程求解電路等；4)對于錢搜索電路的實現進行了改進；5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以實現。

標簽： FPGA RS編譯碼

上傳時間： 2013-04-24

上傳用戶：qoovoop
無線擴頻集成電路開發中信道編解碼技術研究與FPGA實現

本論文主要對無線擴頻集成電路設計中的信道編解碼算法進行研究并對其FPGA實現思路和方法進行相關研究。近年來無線局域網IEEE802.11b標準建議物理層采用無線擴頻技術，所以開發一套擴頻通信芯片具有重大的現實意義。無線擴頻通信系統與常規通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復雜，因此在無線擴頻集成電路設計中，加入信道編碼是提高芯片穩定性的重要方法。在了解擴頻通信基本原理的基礎上，本文提出了“串聯級聯碼+兩次交織”的信道編碼方案。串聯的級聯碼由外碼——(15，9，4)里德-所羅門(Reed-solomon)碼，和內碼-(2，1，3)卷積碼構成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進行了詳細的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現的方法。計算機仿真的結果表明，采用此信道編碼方案可以較好的改善現有仿真系統的誤符號率。本論文的內容安排如下：第一章介紹了無線擴頻通信技術的發展狀態以及國內外開發擴頻通信芯片的現狀，并給出了本論文的研究內容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎和分類，直接序列擴頻通信方式的數學模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯級聯碼+兩次交織”，詳細討論了方案中里德-所羅門(Reed-solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數。第五章對第四章提出的編碼方案進行了性能仿真。第六章結合項目實際，討論了FPGA開發基帶擴頻通信系統的設計思路和方法。首先對FPGA開發流程以及實際開發的工具進行了簡要的介紹，然后給出了擴頻通信系統的總體設計。對發射和接收子系統中信道編碼、解碼等相關功能模塊的實現原理和方法進行分析。第七章對論文的工作進行總結。

標簽： FPGA 無線擴頻信道編解技術研究

上傳時間： 2013-07-18

上傳用戶：hbsunhui
基于DVD應用的RS編譯碼器的研究

糾錯碼技術是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強的糾錯能力，既能糾正隨機錯誤，也能糾正突發錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數字視頻廣播(DVB)等系統中具有廣泛的應用。 DVD是一種高容量的存儲媒質。DVD技術的應用很廣泛，在數字技術中占有重要地位。DVD系統中采用里德-所羅門乘積碼(RS-PC：Reed-solomon ProductCode)進行糾錯，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發階段具有安全、方便、可隨時修改設計等不可替代的優點，在電子系統中采用FPGA可以極大的提升硬件系統設計的靈活性，可靠性，同時提高硬件開發的速度和降低系統的成本。FPGA的固有優點使其得到越來越廣泛的應用，FPGA設計技術也被越來越多的設計人員所掌握。本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實現方案，詳細分析了譯碼器的ME算法和改進BM算法的實現，針對ME算法提出了一種流水線結構的糾刪糾錯RS譯碼器實現方案，在譯碼器復雜度和延時上作了折衷，降低了譯碼器的復雜度并提高了最高工作頻率，利用有限域乘法器的特性對編譯碼電路進行優化。這些技術的采用大大的提高了RS編譯碼器的效率，節省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設計并成功實現了RS(208，192)編譯碼器。

標簽： DVD RS編譯碼

上傳時間： 2013-07-20

上傳用戶：xinshou123456
基于CycloneIII構成的RS編碼系統

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發性錯誤，廣泛應用于各種通信系統中和保密系統中。R-S（255，223）碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。

標簽： CycloneIII RS編碼

上傳時間： 2013-11-07

上傳用戶：exxxds
基于CycloneIII構成的RS編碼系統

本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S（255，223）編碼系統；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發性錯誤，廣泛應用于各種通信系統中和保密系統中。R-S（255，223）碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。

標簽： CycloneIII RS編碼

上傳時間： 2013-10-08

上傳用戶：yuchunhai1990
在matlab中

在matlab中，使用Koetter-Vardy算法進行Reed-solomon碼的解碼。

標簽： matlab

上傳時間： 2015-06-09

上傳用戶：zhuimenghuadie