在視頻傳輸系統中，最大障礙是視頻數據的大數據量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸的JPEG圖像。本文根據JPEG基本壓縮模式，通過前端圖像采集芯片輸出標準的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達到10：1。中間的各個環節同MATLAB下同等壓縮相比，除了精度上有點差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，FPGA內部全部是可編程，燒寫不同的程序便可實現不同的壓縮。同DSP相比，壓縮時間極大的提高，同周霖的“基于DSP技術的靜態圖像壓縮編碼”一文中編碼所需的時間進行比較(DCT變換消耗4224個指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設令其采用6000系列DSP，指令周期為6ns，運算速度為1336MIPS。壓縮一個8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內部自帶的DLL將時鐘倍頻到54M，則只需要3us．本設計同傳統的壓縮實現方式相比，在速度和靈活性上有了極大的提高。
上傳時間： 2013-04-24
上傳用戶：TI初學者
眾所周知，信息傳輸的核心問題是有效性和可靠性，調制解調技術的發展正是體現了這一思想。從最早的模擬調幅調頻技術的日益完善，到現在數字調制技術的廣泛運用，使得信息的傳輸更為有效和可靠。QAM調制作為一種新的調制技術，因其具有很高的頻帶利用率而得到了廣泛的應用。 本文對基于FPGA的16QAM調制解調進行了討論和研究。首先對16QAM調制解調原理進行了闡述，建立了16QAM調制解調系統的數學模型，然后通過分析提出了基于FPGA的16QAM調制解調系統的設計方案。最后編寫Verilog代碼實現了算法仿真。 FPGA芯片采用的是Altera公司的大規模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對其進行了相關調試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設計方法。首先用Matlab對整個16QAM系統進行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環境下完成了系統關鍵算法的編寫、行為仿真和綜合，最后詳細闡述了異步串口(UART)的FPGA實現，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
上傳時間： 2013-06-12
上傳用戶：q123321
本文以Turbo碼編譯碼器的FPGA實現為目標，對Turbo碼的編譯碼算法和用硬件語言將其實現進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結合CCSDS標準，在實現編碼器時，針對標準中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應解決方案；而在相應的譯碼器設計中，采用了FPGA設計中“自上而下”的設計方法，權衡硬件實現復雜度與處理時延等因素，優先考慮面積因素，提高元件的重復利用率和降低電路復雜度，來實現Turbo碼的Max-log-MAP算法譯碼。把整個系統分割成不同的功能模塊，分別闡述了實現過程。 然后，基于Verilog HDL 設計出12位固點數據的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設計的相同指標的浮點數據譯碼器進行性能比較，得到該設計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術，如滑動窗譯碼，歸一化處理，停止迭代技術結合流水線電路設計，將改進后的譯碼器與先前設計的譯碼器分別在ISE開發環境中針對目標器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
遙感圖像在人類生活和軍事領域的應用日益廣泛，適合各種要求的遙感圖像編碼技術具有重要的現實意義。基于小波變換的內嵌編碼技術已成為當前靜止圖像編碼領域的主流，其中就包括基于分層樹集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的內嵌編碼算法。這種算法具有碼流可隨機獲取以及良好的恢復圖像質量等特性，因此成為實際應用中首選算法。隨著對圖像編碼技術需求的不斷增長，尤其是在軍事應用領域如衛星偵察等方面，這種編碼算法亟待轉換為可應用的硬件編碼器。 在靜止圖像編碼領域，高性能的圖像編碼器設計一直是相關研究人員不懈追求的目標。本文針對靜止圖像編碼器的設計作了深入研究，并致力于高性能的圖像編碼算法實現結構的研究，提出了具有創新性的降低計算量、存儲量，提高壓縮性能的算法實現結構，并成功應用于圖像編碼硬件系統中。這個方案還支持壓縮比在線可調，即在不改變硬件框架的條件下可按用戶要求實現16倍到2倍的壓縮，以適應不同的應用需求。本文所做的工作包括了兩個部分。 1．一種基于行的實時提升小波變換實現結構：該結構同時處理行變換和列變換，并且在圖像邊界采用對稱擴展輸出邊界數據，使得圖像小波變換時間與傳統的小波變換相比提高了將近2.6倍，提高了硬件系統的實時性。該結構還合理地利用和調度內部緩沖器，不需要外部緩沖器，大大降低了硬件系統對存儲器的要求。 2．一種采用左遍歷的比特平面并行SPIHT編碼結構：在該編碼結構中，空間定位生成樹采用深度優先遍歷方式，比特平面同時處理極大地提高了編碼速度。
上傳時間： 2013-06-17
上傳用戶：abc123456.
軟件無線電已成為無線通信非常關鍵的技術之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線，在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分，即是應用了軟件無線電理念的一種新技術。該技術針對傳統無線電接收機存在的結構不靈活、系統升級困難、同時處理多信號能力弱及系統規模過大等問題，應用現代多速率信號處理理論對之進行了改進。改進后的軟件無線電PPCR．具有全概率接收能力，能對信號進行下變頻并降低其采樣率處理，實現后資源耗費較低，而且依托現場可編程門陣列(FPGA)建立的平臺是開放式的，在需要時可在不改變硬件系統的情況下通過軟件更改系統的功能，極大地提高了系統的靈活性。諸多的優點使其具有十分廣泛的應用前景，也成為當前研究熱點之一。 本文首先介紹了課題的應用背景，并深入討論了軟件無線電的基本理論：信號采樣理論及多速率信號處理理論，介紹了應用PPCR的采樣處理過程，給出了推導PPCR的數學模型，并在此基礎上分析闡述了信道非均勻劃分的原理。 在本文的系統仿真及實現部分，首先介紹了應用現代DSP開發工具DSPBuilder進行開發的設計流程，然后對應用DSP Builder來設計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細闡述，最后對系統仿真及實現過程的實驗結果圖進行了分析。 本文主要是在實驗室階段對算法在硬件實現上進行研究。成果可以作為后續應用研究的基礎，對各種應用軟件無線電理念的通信系統都具有一定的參考價值。
上傳時間： 2013-06-17
上傳用戶：xfbs821
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
書中以國家“3C”認證為出發點，引出產品對電磁兼容的基本要求，給出相關產品所必須進行的電磁兼容測試項目及所采用測試標準。本書無意成為現有標準的翻版，而希望成為讀者在學習、理解和掌握標準時的一種補充。為此，書中重點說明每種試驗的目的、作者對標準的理解、試驗中對試驗儀器的要求、必須有的試驗配置、正確的試驗方法和對標準的點評等。考慮到國內眾多企業在開展電磁兼容試驗的同時，也在考慮試驗場地的建設，為此本書也選編了部分這方面的內容，說明了各種場地的特點、主要技術指標及選用中的注意事項。
上傳時間： 2013-07-09
上傳用戶：gmh1314
筆者在火災自動報警系統的聯網設計中，經大量試驗，發現在使用RS-485總線時，如果簡單地按常規方式設計電路，那么在實際工程中可能存在以下兩個問題：一是通信數據收發不可靠；二是在多機通信方式下，一個節點的故障(如死機)往往會使得整個系統的通信框架崩潰，而且給故障的排查帶來困難。針對上述問題，對485總線接口的軟硬件設計采取了有效的改進措施，大大提高了聯網系統的可靠性和穩定性。
上傳時間： 2013-05-28
上傳用戶：pioneer_lvbo
隨著多媒體技術發展，數字圖像處理已經成為眾多應用系統的核心和基礎。圖像處理作為一種重要的現代技術，已經廣泛應用于軍事指揮、大視場展覽、跟蹤雷達、電視會議、導航等眾多領域。因而，實現高分辨率高幀率圖像實時處理的技術不僅具有廣泛的應用前景，而且對相關領域的發展也具有深遠意義。 大視場可視化系統由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使細節得到充分地展現。為了在曲面屏幕上正確的顯示圖像，需要在投影前實時地對圖像進行幾何校正和邊緣融合。而現場可編程門陣列(FPGA)則是用硬件處理實時圖像數據的理想選擇，基于FPGA的圖像處理技術是世界范圍內廣泛關注的研究領域。 本課題的主要工作就是設計一個以FPGA為核心的硬件系統，該系統可對高分辨率高刷新率(1024*768@60Hz)的視頻圖像實時地進行幾何校正和邊緣融合。 論文首先介紹了圖像處理的幾何原理，然后提出了基于FPGA的大視場實時圖像融合處理系統的設計方案和模塊功能劃分。系統分為算法與軟件設計，硬件電路設計和FPGA邏輯設計三個大的部分。本論文主要負責FPGA的邏輯設計。圍繞FPGA的邏輯設計，論文先介紹了系統涉及的關鍵技術，以及使用Verilog語言進行邏輯設計的基本原則。 論文重點對FPGA內部模塊設計進行了詳細的闡述。仲裁與控制模塊是頂模塊的主體部分，主要實現系統狀態機和時序控制；參數表模塊主要實現SDRAM存儲器的控制器接口，用于圖像處理時讀取參數信息。圖像處理模塊是整個系統的核心，通過調用FPGA內嵌的XtremeDSP模塊，高速地完成對圖像數據的乘累加運算。最后論文提出并實現了一種基于PicoBlaze核的12C總線接口用于配置FPGA外圍芯片。 經過對寄存器傳輸級VerilogHDL代碼的綜合和仿真，結果表明，本文所設計的系統可以應用在大視場可視化系統中完成對高分辨率高幀率圖像的實時處理。
上傳時間： 2013-05-19
上傳用戶：戀天使569
隨著科學技術的發展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺，使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎，提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數據結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現。實驗結果表明，在保證系統誤識率較低、可靠性高的基礎上，大大提高了系統的執行速度； 3、改變了傳統的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統的誤識率； 4、改進了傳統的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術，開發了后臺指紋特征匹配服務系統，實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明，本文所提出的系統構架方案有效可行，基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢，擁有廣闊的發展前景。
上傳時間： 2013-04-24
上傳用戶：15528028198
