《Protel99SE電路設計與仿真》，軟件實用資料
上傳時間： 2015-01-02
上傳用戶：stst
通過運用FFT IP Core計算收發序列間的互相關函數,可以實現快速捕獲。仿真結果表明,該方法具有速度快、誤差小、設計靈活、效率高的特點。
上傳時間： 2013-10-16
上傳用戶：stst
通過介紹Multisim軟件的功能和特點,結合格雷瑪計數器的設計實例,敘述了在Multisim軟件平臺進行時序邏輯電路的設計原理及構成方法,并利用軟件對設計進行仿真。
上傳時間： 2014-01-05
上傳用戶：sunchao524
現代數字信號處理從視頻擴展到了中頻甚至射頻,針對要求信號處理的處理速度越來越高、傳輸速率越來越快等特點,給出了一款使用高性能FPGA、DAC以及經先進的PCB設計工具設計、仿真的高速信號處理模塊,實現了對高速信號的實時接收和處理。關鍵詞:數字信號處理; 高速電路; FPGA;設計與仿真
上傳時間： 2013-10-09
上傳用戶：baiom
0RCAD全能混合電路仿真:第一部分 0rCAD環境與Capture第l章 OrCAD PSpice簡介1—1 SPICE的起源1—2 OrCAD PSpice的特點1—3 評估版光盤的安裝1—4 評估版的限制1—4—1 Capture CIS 9．0評估版的限制1—4—2 PSpiceA/D9．0評估版限制1—5 系統需求1—6 PSpice可執行的仿真分析1—6—1 基本分析1—6—2 高級分析1—7 Capture與PSpice名詞解釋1—7—1 文件與文件編輯程序1—7—2 對象、電氣對象與屬性1—7—3 元件、元件庫與模型1—7—4 繪圖頁、標題區與邊框1—7—5 繪圖頁文件夾、設計、設計快取內存1—7—6 項目與項目管理程序
上傳時間： 2013-10-23
上傳用戶：wincoder
信號完整性問題是高速PCB 設計者必需面對的問題。阻抗匹配、合理端接、正確拓撲結構解決信號完整性問題的關鍵。傳輸線上信號的傳輸速度是有限的，信號線的布線長度產生的信號傳輸延時會對信號的時序關系產生影響，所以PCB 上的高速信號的長度以及延時要仔細計算和分析。運用信號完整性分析工具進行布線前后的仿真對于保證信號完整性和縮短設計周期是非常必要的。在PCB 板子已焊接加工完畢后才發現信號質量問題和時序問題，是經費和產品研制時間的浪費。1.1 板上高速信號分析我們設計的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號如圖2-1 所示。板上高速信號主要包括：時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多，布線前后對信號進行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進行布線前仿真和布線后仿真。
上傳時間： 2013-11-17
上傳用戶：sqq
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例，簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計)，其中DRAM作為DSP的擴展Memory(64位寬度，低8bit還經過3245接到FLASH和其它芯片)，DRAM時鐘頻率133M。因為頻率較高，設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面，我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志，出現未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因為我們使用四層板，在表層走線，所以要選用“Microstrip”，然后點“Value”進行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch，對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了，按照下圖紅線所示路徑為各測試點增加探頭：為發現更多的信息，我們使用眼圖觀察。因為時鐘是133M，數據單沿采樣，數據翻轉最高頻率為66.7M，對應位寬為7.58ns。所以設置參數如下：之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號，所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數據線沒有串阻可以滿足設計要求，而其他的56位都是一對一，經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求，但有一點需注意，就是寫數據時因為存在回沖，DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小，抗干擾能力差一些，如果調試過程中發現寫RAM會出錯，還需要改版加串阻。
上傳時間： 2013-12-17
上傳用戶：debuchangshi
本 文 就 目 前 PCB 用戶需求情況和主流SI 工具（ Cadence SQ 、Mentor Hyperlynx 和ICX/Tau）功能和特點上作比較和說明，幫助銷售經理了解對手產品、理解用戶需求從而正確定位銷售目標并制訂有效的銷售策略。注意考慮到銷售經理的理解，本文沒有深入討論技術和工具細節，也沒有使用專業術語，有些提法上不一定正確。
標簽：
上傳時間： 2013-11-04
上傳用戶：epson850
ADS版圖導入、編輯、仿真簡明教程
上傳時間： 2013-11-25
上傳用戶：YKLMC
本文基于探索正弦交流電路中電感L、電容C元件特性的目的，運用Multisim10軟件對L、C元件的特性進行了仿真實驗分析，給出了Multisim仿真實驗方案，仿真了電感、電容元件的交流電壓和電流的相位關系，正弦電壓、正弦電流有效值和電抗的數值關系，虛擬仿真實驗結果與理論分析計算結果相一致，結論是仿真實驗可直觀形象地描述元件的工作特性。將電路的硬件實驗方式向多元化方式轉移，利于培養知識綜合、知識應用、知識遷移的能力。
上傳時間： 2013-10-15
上傳用戶：yimoney
