VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計(jì)源碼
VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計(jì)源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)...
VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計(jì)源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)...
ADS1256 是TI(Texas I nstruments )公司推出的一款低噪聲高分辨率的24 位Si gma - Delta("- #)模數(shù)轉(zhuǎn)換器(ADC)。"- #ADC 與傳統(tǒng)的逐次逼近型和積分型ADC 相比有轉(zhuǎn)換誤差小而價(jià)格低廉的優(yōu)點(diǎn),但由于受帶寬和有效采樣率的限制,...
本文利用python編寫了分子動力學(xué)模擬程序,并利用該程序?qū)e分子體系進(jìn)行了詳細(xì)研究。分別研究了不同初始條件,不同邊界條件,截?cái)帱c(diǎn)位置等的研究。在分子數(shù)為500,分子初速度為500的初始條件下,體系最終經(jīng)過2.25e-11s發(fā)展成為麥克斯韋平衡體系。分別研究周期性邊界條件與剛性邊界對系統(tǒng)發(fā)展的影響...
DELTA 產(chǎn)品MODBUS RS-485通訊設(shè)置...