rev2021很經(jīng)典的版本。有原始碼，適合研究學(xué)習(xí)。
標簽： 2021 rev
上傳時間： 2018-04-20
上傳用戶：759347094
FEMA教材，需要學(xué)習(xí)潛在失效模式分析的人員可以參考
標簽： FMEA 手冊
上傳時間： 2020-12-21
上傳用戶：
設(shè)計高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計電路優(yōu)劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範及高速串列介面量測規(guī)範等實務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進而才可設(shè)計出優(yōu)良之教學(xué)教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進而認識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學(xué)習(xí)可以對 Allegro 和 Capture 之間的互動關(guān)係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進行回編。
標簽： cadence allegro
上傳時間： 2022-04-28
上傳用戶：kingwide
STM32的一個演示例子 其中包括AD兩通道采樣（一個模擬輸入 一個內(nèi)置溫度傳感器） DMA傳輸和USART模塊的應(yīng)用。 代碼全部原創(chuàng) 具有很高的參考價值
標簽： USART STM DMA 32
上傳時間： 2014-01-01
上傳用戶：康郎
兩塊STM32間的SPI通信，采用DMA發(fā)送與接收，工程內(nèi)附說明。
標簽： STM SPI DMA 32
上傳時間： 2013-06-25
上傳用戶：steele
STM32
標簽： USART STM ADC DMA
上傳時間： 2013-11-06
上傳用戶：atdawn
上傳時間： 2014-12-30
上傳用戶：源弋弋
STM32之DMA視頻
標簽： STM DMA 32
上傳時間： 2013-11-13
上傳用戶：leixinzhuo
清華大學(xué)的數(shù)據(jù)結(jié)構(gòu)講義,經(jīng)典的書籍,照這個講義複習(xí),一切ok
標簽：
上傳時間： 2015-03-31
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
