資源較大，分為3個(gè)部分，已全部上傳：第一部分：https://dl.21ic.com/download/_1-418892.html 第二部分：https://dl.21ic.com/download/_2-418893.html 第三部分：https://dl.21ic.com/download/_3-418894.html 全書共分8章。第1章，概論。是本書的總綱，主要介紹了機(jī)器人的由來(lái)與發(fā)展、定義、分類及機(jī)器人技術(shù)的研究?jī)?nèi)容等。第2章，機(jī)器人的基本結(jié)構(gòu)原理。主要講述工業(yè)機(jī)器人的組成，主要技術(shù)參數(shù)，人手臂作用機(jī)能初步分析及工業(yè)機(jī)器人的手部、手腕、手臂、機(jī)身、行走機(jī)構(gòu)等原理結(jié)構(gòu)和特點(diǎn)。第3章，機(jī)器人運(yùn)動(dòng)學(xué)與動(dòng)力學(xué)。先后介紹了齊次坐標(biāo)與動(dòng)系位姿矩陣、齊次變換等基本概念，在對(duì)機(jī)器人的位姿分析的基礎(chǔ)上，較為深入地介紹了機(jī)器人運(yùn)動(dòng)學(xué)和動(dòng)力學(xué)方程建立的方法與步驟。第4章，機(jī)器人傳感器技術(shù)。首先介紹了機(jī)器人常用傳感器的分類、要求及選擇，然后較為深入地介紹了機(jī)器人內(nèi)部傳感器和外部傳感器原理等。第5章，機(jī)器人驅(qū)動(dòng)技術(shù)。先后介紹了機(jī)器人液壓驅(qū)動(dòng)、氣壓驅(qū)動(dòng)、電氣驅(qū)動(dòng)和新型驅(qū)動(dòng)技術(shù)原理及結(jié)構(gòu)。第6章，機(jī)器人控制技術(shù)。主要講述工業(yè)機(jī)器人控制方式分類、機(jī)器人位置控制、運(yùn)動(dòng)軌跡規(guī)劃、力（力矩）控制、智能控制技術(shù)及其應(yīng)用等內(nèi)容。第7章，機(jī)器人系統(tǒng)設(shè)計(jì)方法與實(shí)例。首先介紹了機(jī)器人系統(tǒng)設(shè)計(jì)基本方法，在此基礎(chǔ)上詳細(xì)介紹了“昆山1號(hào)6軸機(jī)器人系統(tǒng)設(shè)計(jì)”和“MT-R智能型移動(dòng)機(jī)器人設(shè)計(jì)”過(guò)程的方法與步驟。第8章，機(jī)器人在不同領(lǐng)域中的應(yīng)用。重點(diǎn)介紹了工業(yè)機(jī)器人、農(nóng)業(yè)機(jī)器人、服務(wù)機(jī)器人、軍用機(jī)器人、水下機(jī)器人、空間機(jī)器人、微型機(jī)器人和仿人機(jī)器人等在不同領(lǐng)域中的應(yīng)用。本書適合理工類專業(yè)本科生教學(xué)之用。如作為大專生教材可適當(dāng)刪減；作為研究生用書時(shí)，部分章節(jié)應(yīng)適當(dāng)加深。書中有關(guān)*號(hào)的內(nèi)容可作為拓展學(xué)生知識(shí)面內(nèi)容。
標(biāo)簽： 機(jī)器人
上傳時(shí)間： 2022-04-07
上傳用戶：kingwide
Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設(shè)計(jì)+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時(shí)鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲(chǔ)容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號(hào)為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測(cè)試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
標(biāo)簽： altera intel cyclone
上傳時(shí)間： 2022-05-11
上傳用戶：zhanglei193
有助于提高對(duì)DDR原理的理解，希望對(duì)大家有所幫助
上傳時(shí)間： 2022-05-18
上傳用戶：
筆者詳細(xì)的談?wù)撛S多在整合里會(huì)出現(xiàn)的微妙思路，如：如何把計(jì)數(shù)器/定時(shí)器整合在某個(gè)步驟里，從何提升模塊解讀性和擴(kuò)展性。此外，在整合篇還有一個(gè)重要的討論，那就是 for，while 和 do ... while 等循環(huán)。這些都是一些順序語(yǔ)言的佼佼者，可是在 Verilog HDL 語(yǔ)言里它們就黯然失色。整合篇所討論的內(nèi)容不單是循環(huán)而已，整合篇的第二個(gè)重點(diǎn)是理想時(shí)序和物理時(shí)序的整合。說(shuō)實(shí)話，筆者自身也認(rèn)為要結(jié)合“兩個(gè)時(shí)序”是一件苦差事，理想時(shí)序是 Verilog的行為，物理時(shí)序則是硬件的行為。不過(guò)在它們兩者之間又有微妙的 “黏糊點(diǎn)”，只要稍微利用一下這個(gè)“黏糊點(diǎn)”我們就可以非常輕松的寫出符合“兩個(gè)時(shí)序”的模塊，但是前提條件是充足了解“理想時(shí)序”。整合篇里還有一個(gè)重點(diǎn)，那就是“精密控時(shí)”。實(shí)現(xiàn)“精密控時(shí)”最笨的方法是被動(dòng)式的設(shè)計(jì)方法，亦即一邊仿真，一邊估算時(shí)鐘的控制精度。這顯然是非?！皞鹘y(tǒng)”而且“古老”的方法，雖然有效但往往就是最費(fèi)精神和時(shí)間的。相反的，主動(dòng)式是一種講求在代碼上和想象上實(shí)現(xiàn)“精密控時(shí)”的設(shè)計(jì)方法。主動(dòng)式的設(shè)計(jì)方法是基于“理想時(shí)序”“建模技巧”和“仿順序操作”作為后盾的整合技巧。不說(shuō)筆者吹牛，如果采用主動(dòng)式的設(shè)計(jì)方法驅(qū)動(dòng) IIC 和 SDRAM 硬件，任何一段代碼都是如此合情合理。
標(biāo)簽： verilogl
上傳時(shí)間： 2022-06-13
上傳用戶：
Chapter 1：Introduction and Overview Chapter 2：Switches，Buttons，and Knob 開關(guān)按鈕Chapter 3：Clock Sources 時(shí)鐘脈沖源Chapter 4：FPGA Configuration Options 配置Chapter 5：Character LCD Screen LCD顯示屏特性Chapter 6：VGA Display Port VGA接口——接到顯示器上Chapter 7：RS-232 Serial Ports RS-232接口——接器件Chapter 8：PS/2 Mouse/Keyboard Port PS/2鼠標(biāo)鍵盤接口Chapter 9：Digital to Analog Converter（DAC）D/A接口Chapter 10：Analog Capture Circuit 模擬捕獲電路Chapter 11：Intel StrataFlash Parallel NOR Flash PROM Chapter 12：SPI Serial Flash 串行外圍接口系列閃存Chapter 13：DDR SDRAM 內(nèi)存Chapter 14：10/100 Ethernet Physical Layer Interface以太網(wǎng)物理層接口Chapter 15：Expansion Connectors 擴(kuò)展接口Chapter 16：XC2C64A CoolRunner-II CPLDChapter 17：DS2432 1-Wire SHA-1 EEPROMSpartan-3E入門實(shí)驗(yàn)板使設(shè)計(jì)人員能夠即時(shí)利用Spartan-3E系列的完整平臺(tái)性能。設(shè)備支持：Spartan-3E、CoolRunner-ll關(guān)鍵特性：Xilinx器件：Spartan-3E（50萬(wàn)門，XC3S500E-4FG320C），CoolRunnerTM-lI與Platform Flash時(shí)鐘：50MHz晶體時(shí)鐘振蕩器存儲(chǔ)器：128Mbit 并行Flash，16 Mbit SPI Flash，64MByte DDR SDRAM連接器與接口：以太網(wǎng)10/100Phy，JTAG USB下載，兩個(gè)9管腳RS-232串行端口，PS/2類型鼠標(biāo)/鍵盤端口，帶按鈕的旋轉(zhuǎn)編碼器，四個(gè)滑動(dòng)開關(guān)，八個(gè)單獨(dú)的LED輸出
標(biāo)簽： Spartan-3E
上傳時(shí)間： 2022-06-19
上傳用戶：kingwide
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來(lái)設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來(lái)進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過(guò)Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過(guò)CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過(guò)FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過(guò)測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過(guò)CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過(guò)大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來(lái) 的數(shù)字信息可通過(guò)圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
1. 本核心板經(jīng)過(guò)驗(yàn)證穩(wěn)定可靠。2. 資源豐富 可以攜帶 : SDRAM、SRAM、NAND FLASH、NOR FALSH、SPI NAND FLASH
標(biāo)簽： stm32
上傳時(shí)間： 2022-07-01
上傳用戶：
該TFT開發(fā)板可以驅(qū)動(dòng)帶有紅外觸摸，電容觸摸，電阻觸摸的7寸TFT普清以及高清屏，預(yù)留多種通信接口（串口，CAN，USB，以太網(wǎng)），以及多種存儲(chǔ)器（SDRAM，NAND，SD卡，SPIFLASH），可以調(diào)試開發(fā)相關(guān)項(xiàng)目
上傳時(shí)間： 2022-07-01
上傳用戶：
作為Cortex M3市場(chǎng)的最大占有者，ST公司在2011年又推出了基于ARM Cortex M4內(nèi)核的STM32F407系列，增加了 ，增加了 ，增加了 FPUFPUFPU單元和 單元和 DSPDSPDSP指令集，并將主頻提高到了 指令集，并將主頻提高到了 指令集，并將主頻提高到了 指令集，并將主頻提高到了 指令集，并將主頻提高到了 指令集，并將主頻提高到了 168Mhz （可獲得210DMIPS的處理能力），非常適合需要浮點(diǎn)運(yùn)算或DSP處理的應(yīng)用，也被稱之為：DSC，具有非常廣泛的應(yīng)用前景。隨后，在2012年底，ST又推出了更高性能的STM32F429/39系列，相較于STM32F407，STM32F429/39系列主要增加了：SDRAM控制器、TFTLCD控制器和加快圖形處理性能的ST Chrome-ART Accelerator，并將主頻提升到180Mhz，極大的提升了在圖形界面方面的性能。
上傳時(shí)間： 2022-07-03
上傳用戶：ttalli
PCB工藝設(shè)計(jì)系列之華碩內(nèi)部的PCB設(shè)計(jì)規(guī)范1. 問(wèn)題描述(PROBLEM DESCRIPTION)為確保產(chǎn)品之制造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)范, 以利制造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi). “PCB Layout Rule” Rev1.60 (發(fā)文字號(hào)： MT-8-2-0029)發(fā)文后, 尚有訂定不足之處, 經(jīng)補(bǔ)充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規(guī)范內(nèi)容如附件所示, 其中分為:(1) ”PCB LAYOUT 基本規(guī)范”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無(wú)法生產(chǎn).(2) “錫偷LAYOUT RULE建議規(guī)范”: 加適合的錫偷可降低短路及錫球.(3) “PCB LAYOUT 建議規(guī)范”:為制造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout.(4) ”零件選用建議規(guī)范”: Connector零件在未來(lái)應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故制造希望R&D及采購(gòu)在購(gòu)買異形零件時(shí)能顧慮制造的需求, 提高自動(dòng)置件的比例.(5) “零件包裝建議規(guī)范”:,零件taping包裝時(shí), taping的公差尺寸規(guī)范,以降低拋料率.
標(biāo)簽： pcb工藝
上傳時(shí)間： 2022-07-22
上傳用戶：fliang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
