-
7.1 并行接口概述并行接口和串行接口的結(jié)構(gòu)示意圖并行接口傳輸速率高，一般不要求固定格式，但不適合長(zhǎng)距離數(shù)據(jù)傳輸7.2 可編程并行接口芯片82C55 7.2.1 8255的基本功能 8255具有2個(gè)獨(dú)立的8位I/O口（A口和B口）和2個(gè)獨(dú)立的4位I/O（C口上半部和C口下半部），提供TTL兼容的并行接口。作為輸入時(shí)提供三態(tài)緩沖器功能，作為輸出時(shí)提供數(shù)據(jù)鎖存功能。其中，A口具有雙向傳輸功能。8255有3種工作方式，方式0、方式1和方式2，能使用無(wú)條件、查詢和中斷等多種數(shù)據(jù)傳送方式完成CPU與I/O設(shè)備之間的數(shù)據(jù)交換。B口和C口的引腳具有達(dá)林頓復(fù)合晶體管驅(qū)動(dòng)能力，在1.5V時(shí)輸出1mA電流，適于作輸出端口。C口除用做數(shù)據(jù)口外，當(dāng)8255工作在方式1和方式2時(shí)，C口的部分引腳作為固定的聯(lián)絡(luò)信號(hào)線。
標(biāo)簽：
并行接口
上傳時(shí)間：
2013-10-25
上傳用戶：oooool
-
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。
標(biāo)簽：
MIMO-OFDM
FPGA
基帶系統(tǒng)
發(fā)射機(jī)
上傳時(shí)間：
2013-10-13
上傳用戶：Aeray
-
Keil C51 V8 專業(yè)開發(fā)工具（PK51）
PK51是為8051系列單片機(jī)所設(shè)計(jì)的開發(fā)工具，支持所有8051系列衍生產(chǎn)品，，支持帶擴(kuò)展存儲(chǔ)器和擴(kuò)展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新設(shè)備,以及支持很多公司的一流的設(shè)備和IP內(nèi)核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。
通過PK51專業(yè)級(jí)開發(fā)工具，可以輕松地了解8051的On-chip peripherals與及其它關(guān)鍵特性。
The PK51專業(yè)級(jí)開發(fā)工具包括…
l μVision
Ø 集成開發(fā)環(huán)境
Ø 調(diào)試器
Ø 軟件模擬器
l Keil 8051擴(kuò)展編譯工具
Ø AX51宏匯編程序
Ø ANSI C編譯工具
Ø LX51 連接器
Ø OHX51 Object-HEX 轉(zhuǎn)換器
l Keil 8051編譯工具
Ø A51宏匯編程序
Ø C51 ANSI C編譯工具
Ø BL51 代碼庫(kù)連接器
Ø OHX51 Object-HEX 轉(zhuǎn)換器
Ø OC51 集合目標(biāo)轉(zhuǎn)換器
l 目標(biāo)調(diào)試器
Ø FlashMON51 目標(biāo)監(jiān)控器
Ø MON51目標(biāo)監(jiān)控器
Ø MON390 (Dallas 390)目標(biāo)監(jiān)控器
Ø MONADI (Analog Devices 812)目標(biāo)監(jiān)控器
Ø ISD51 在系統(tǒng)調(diào)試
l RTX51微實(shí)時(shí)內(nèi)核
你應(yīng)該考慮PK51開發(fā)工具包,如果你…
l 需要用8051系列單片機(jī)來開發(fā)
l 需要開發(fā) Dallas 390 或者 Philips 51MX代碼
l 需要用C編寫代碼
l 需要一個(gè)軟件模擬器或是沒有硬件仿真器
l 需要在單芯片上基于小實(shí)時(shí)內(nèi)核創(chuàng)建復(fù)雜的應(yīng)用
標(biāo)簽：
C51
V8
開發(fā)工具
上傳時(shí)間：
2013-10-30
上傳用戶：yy_cn
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2014-12-31
上傳用戶：sunshine1402
-
附件是一款PCB阻抗匹配計(jì)算工具，點(diǎn)擊CITS25.exe直接打開使用，無(wú)需安裝。附件還帶有PCB連板的一些計(jì)算方法，連板的排法和PCB聯(lián)板的設(shè)計(jì)驗(yàn)驗(yàn)。
PCB設(shè)計(jì)的經(jīng)驗(yàn)建議:
1.一般連板長(zhǎng)寬比率為1：1~2.5：1,同時(shí)注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm,
2.針對(duì)有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.
3.連板方向以同一方向?yàn)閮?yōu)先,考量對(duì)稱防呆,特殊情況另作處理.
4.連板掏空長(zhǎng)度超過板長(zhǎng)度的1/2時(shí),需加補(bǔ)強(qiáng)邊.
5.陰陽(yáng)板的設(shè)計(jì)需作特殊考量.
6.工藝邊需根據(jù)實(shí)際需要作設(shè)計(jì)調(diào)整,軌道邊一般不少於6mm,實(shí)際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實(shí)際要求下的連板經(jīng)濟(jì)性.
7.FIDUCIAL MARK或稱光學(xué)定位點(diǎn),一般設(shè)計(jì)在對(duì)角處,為2個(gè)或4個(gè),同時(shí)MARK點(diǎn)面需平整,無(wú)氧化,脫落現(xiàn)象;定位孔設(shè)計(jì)在板邊,為對(duì)稱設(shè)計(jì),一般為4個(gè),直徑為3mm,公差為±0.01inch.
8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°.
9.連板設(shè)計(jì)的同時(shí),需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>.
10.使用針孔(郵票孔)聯(lián)接：需請(qǐng)考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無(wú)影響插件過軌道,及是否影響裝配組裝.
標(biāo)簽：
PCB
阻抗匹配
計(jì)算工具
教程
上傳時(shí)間：
2013-10-15
上傳用戶：3294322651
-
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。
標(biāo)簽：
MIMO-OFDM
FPGA
基帶系統(tǒng)
發(fā)射機(jī)
上傳時(shí)間：
2013-11-01
上傳用戶：wpt
-
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽：
layout
design
pcb
硬件工程師
上傳時(shí)間：
2013-11-17
上傳用戶：cjf0304
-
LAYOUT REPORT .............. 1
目錄.................. 1
1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2
2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2
3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4
4. 標(biāo)記 (LABEL ING)......... 5
5. VIA HOLE PAD................. 5
6. PCB Layer 排列方式...... 5
7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5
8. PCB LAYOUT 設(shè)計(jì)............ 6
9. Transmission Line ( 傳輸線 )..... 8
10.General Guidelines – 跨Plane.. 8
11. General Guidelines – 繞線....... 9
12. General Guidelines – Damping Resistor. 10
13. General Guidelines - RJ45 to Transformer................. 10
14. Clock Routing Guideline........... 12
15. OSC & CRYSTAL Guideline........... 12
16. CPU
標(biāo)簽：
layout
pcb
上傳時(shí)間：
2013-10-29
上傳用戶：1234xhb
-
•1-1 傳輸線方程式
•1-2 傳輸線問題的時(shí)域分析
•1-3 正弦狀的行進(jìn)波
•1-4 傳輸線問題的頻域分析
•1-5 駐波和駐波比
•1-6 Smith圖
•1-7 多段傳輸線問題的解法
•1-8 傳輸線的阻抗匹配
標(biāo)簽：
傳輸線
電路
上傳時(shí)間：
2013-10-21
上傳用戶：fhzm5658
-
傳輸線理論與阻抗匹配
傳輸線理論
標(biāo)簽：
傳輸線
阻抗匹配
上傳時(shí)間：
2013-10-22
上傳用戶：squershop
