ISE® 12 軟件設計套件，實現了具有更高設計生產力的功耗和成本的突破性優化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態功耗降低多達 30%。此外，該新型套件還提供了基于時序的高級設計保存功能、為即插即用設計提供符合 AMBA 4 AXI4 規范的 IP 支持，同時具備第四代部分重配置功能的直觀設計流程，可降低多種高性能應用的系統成本。
標簽： 模擬電子 技術基礎
上傳時間： 2013-05-15
上傳用戶：eeworm
在為所有 Xilinx® Virtex®-6 和 Spartan®-6 FPGA 產品系列提供全面生產支持的同時，ISE 12 版本作為業界唯一一款領域專用設計套件，不斷發展和演進，可以為邏輯、數字信號處理(DSP)、嵌入式處理以及系統級設計提供互操作性設計流程和工具配置。此外，賽靈思還在 ISE 12 套件中采用了大量軟件基礎架構，并改進了設計方法，從而不僅可縮短運行時間，提高系統集成度，而且還能在最新一代器件產品系列和目標設計平臺上擴展 IP 互操作性
標簽： 電子技術 模電 數電
上傳時間： 2013-04-15
ispLEVER2.0是一套完整的EDA軟件。設計輸入可采用原理圖、硬件描述語言、混合輸入三種方式。能對所設計的數字電子系統進行功能仿真和時序仿真。編譯器是此軟件的核心，能進行邏輯優化，將邏輯映射到器件中去，自動完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite（北京市電子設計競賽指定軟件）
標簽： 機械設備 故障診斷
上傳時間： 2013-05-20
簡單的高速接口，FPGA和高速AD的接口編程-Simple high-speed
標簽： 精密 設計方法
上傳時間： 2013-07-21
"該軟件提供了用戶誰想要換行文本（插入一個回車）由單詞數字符數，或通過與字檢測的字符數，一個解決方案。只需添加拖放"
標簽： 精密 機構
上傳時間： 2013-05-17
ABEL設計軟件是一種高級編譯型可編程邏輯設計軟件， 只需要輸入符合語法規定的邏輯描述，就能設計各種不同類型 的PLD器件。這種軟件可以對用戶的邏輯設計進行語法檢查、 邏輯化簡、自動生成符合標準的JEDEC文件（“．JED”文件）， 還能將用戶的設計要求與所選器件的功能相結合，分析檢查用 戶的設計目的是否切實可行，目前已經成為國際通用的PLD輔 助設計軟件之一。
標簽： 液壓氣動 實用手冊
上傳時間： 2013-07-24
?開發GAL/PAL的軟件，DOS界面進行行為級仿真，判斷設計的可行性，驗證模塊的功能和設計的debug。然后是調試和分析環境中使用代碼處理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真結果，驗證測試級別。
標簽： 公差 實用技術
Actel Corporation Libero 集成設計環境(IDE) 為 FPGA 設計。新版本提供 SmartDesign, 使用戶設計在一個更高的水平抽象。新工具隨員支持所有Actel 的FPGAs, 包括并且基于閃光的, 低功率ProASIC3 和5 微瓦特Actel 園屋頂的小屋FPGAs, 單片Actel 融合PSC (可編程序的系統芯片)
標簽： 傳動 標準 應用手冊
上傳時間： 2013-07-09
UltraEdit是能夠滿足你一切編輯需要的編輯器。UltraEdit是一套功能強大的文本編輯器,可以編輯文本、十六進制、ASCII碼,可以取代記事本,內建英文單字檢查、C++及VB指令突顯,可同時編輯多個文件,而且即使開啟很大的文件速度也不會慢。軟件附有HTML標簽顏色顯示、搜尋替換以及無限制的還原功能,一般大家喜歡用其來修改EXE或DLL文件。
標簽： 制冷 設備技術
上傳時間： 2013-05-22
Summit Design公司基于ESL設計產品的最新Visual Elite圖像產品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構造，允許用戶在SystemC內建模并驗證設計。 該工具的HDL版本可幫助門級設計師們學習用Verilog和VHDL設計。最新版本的Visual Elite可幫助硬件設計師們和C/C++編程者迅速使用SystemC語言創建系統。Visual Elite 允許用戶熟悉語言后，使用預建圖形模塊創建系統并自行創建文本模塊。 該工具的瀏覽器
標簽： 機械原理 機械設計
蟲蟲下載站版權所有 京ICP備2021023401號-1
