<delect id="ik6gm"></delect>
<option id="ik6gm"></option>
Xilinx is disclosing this Specification ? 第 1 章“EMIF 概述”，概述 Texas Instruments EMIF。 ? 第 2 章“Virtex-II 系列或 Spartan-3 FPGA 到 EMIF 的設計”描述將 TI TMSC6000 EMIF 連接到 Virtex?-II 系列或 Spartan?-3 FPGA 的實現。 ? 第 3 章“Virtex-4 FPGA 到 EMIF 的設計” 描述將 TI TMS320C64x EMIF 連接到 Virtex-4 FPGA 的實現。 ? 第 4 章“參考設計” 提供參考設計的目錄結構和參考設計文件的鏈接。 ? 附錄 A “Virtex-4 ISERDES 樣本代碼” 提供 Virtex-4 實現的樣本代碼列表。 ? 附錄 B “EMIF 寄存器域描述” 定義 TI DSP 寄存器域。 ? 附錄 C “相關參考文件” 提供相關文檔的鏈接
標簽： Specification disclosing Xilinx EMIF
上傳時間： 2016-12-06
上傳用戶：litianchu
液晶 OCM/TG240128 驅動 編程語言: C 原產品硬件ATMega128/1280 ,晶振14.7456M 軟件AVR ICC7.14C 破解版 由產品源碼中提取,詳細的字符和圖行操作.實現LCD內任何位置的定位操作. void LCD_Init(void) void GMoveTo(U8 yline, U8 xcolumn) void TMoveTo(U8 y, U8 x,U8 len) void DispStartLine(U8 gt, U8 line) void LCD_ClrRam (void) void LCD_ON(unsigned char on) void Draw_Pixel(U8 x, U8 y) void LineTo(U8 x0, U8 y0, U8 x1, U8 y1) void Draw_Line(unsigned char x0, unsigned char y0, unsigned char yl) void disp_img(unsigned int x0, unsigned int y0, unsigned int xl, unsigned int yl, const U8 *img) void DispString(unsigned char x, unsigned char y, char* string) void Printf(U8 x, U8 y, char *fmt, ...) ......
標簽： 14.7456 240128 ATMega 1280
上傳時間： 2013-12-27
上傳用戶：youke111
It is a first time code being developed to designers who want to get your DDR2 SDRAM on-board in Spartan 3AN Starter Kit - Diligent fully working.
標簽： developed designers on-board first
上傳時間： 2014-11-18
上傳用戶：guanliya
Pong is a mixed schematic, VHDL, Verilog project featuring the PS2 and VGA monitor connections of the Xilinx\Digilent Spartan-3 demo board.
標簽： connections featuring schematic Verilog
上傳時間： 2014-01-15
上傳用戶：362279997
This paper shows the development of a 1024-point radix-4 FFT VHDL core for applications in hardware signal processing, targeting low-cost FPGA technologies. The developed core is targeted into a Xilinx廬 Spartan鈩?3 XC3S200 FPGA with the inclusion of a VGA display interface and an external 16-bit data acquisition system for performance evaluation purposes. Several tests were performed in order to verify FFT core functionality, besides the time performance analysis highlights the core advantages over commercially available DSPs and Pentium-based PCs. The core is compared with similar third party IP cores targeting resourceful FPGA technologies. The novelty of this work is to provide a lowcost, resource efficient core for spectrum analysis applications.
標簽： applications development hardware paper
上傳時間： 2013-12-21
上傳用戶：jichenxi0730
單戧堤截流圖解法計算程序使用幫助 操作步驟： 一：輸入分流能力數據文本文件 文件格式為上游水位，下泄流量 請查看示范文件XL.txt 二：選擇計算類型 計算類型有單值計算和自動計算 若選擇單值計算，則設置龍口口門寬度 若選擇自動計算，則設置龍口口門寬度變化范圍 三：設置計算參數 這些參數在程序右下部，請根據工程實際進行輸入 四：計算及繪圖 選擇開始計算，計算結果會呈現在程序界面上 計算后選擇繪制曲線，自動生成Excel圖表 五：保存結果 選擇保存結果可以保存結果為文本文件 您也可以直接保存繪圖中生成的Excel文件 選擇保存中間數據可以保存龍口泄流能力數據
上傳時間： 2014-01-22
上傳用戶：caozhizhi
Working RS232 controller running at 9600 Hz. Consist of Transmitter and Receiver Module. Tested in FPGA Spartan 3 Included files for testing at FPGA - Scan4digit .vhd - to display at 7 sgement display - D4to7 .vhd - Convert HEX decimal to ASCII code.
標簽： Transmitter controller Receiver Working
上傳時間： 2013-12-27
上傳用戶：541657925
FPGA 并行NOR FLash的操作相關，很實用的，基于Xilinx SPartan-3
上傳時間： 2013-12-13
上傳用戶：GavinNeko
Xilinx 主流芯片選型指導,主要講述了Spartan系列和vertex系列的優缺點和選用偏好
上傳時間： 2017-08-15
上傳用戶：qwr717031963
XILINX的sp6實用手冊，自己看吧，挺不錯的！！！！！
上傳時間： 2020-12-03
上傳用戶：
