夜夜爽www精品,在线成人av观看,99这里只有久久精品视频

System Verilog

基于Verilog HDL語言的FPGA源程序

本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

標(biāo)簽： Verilog FPGA HDL 語言

上傳時(shí)間： 2013-09-01

上傳用戶：1417818867
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

標(biāo)簽： Verilog FPGA 語言控制

上傳時(shí)間： 2013-09-01

上傳用戶：喵米米米
pc104接口的verilog代碼

pc104接口的verilog代碼，僅供參考

標(biāo)簽： verilog 104 pc 接口

上傳時(shí)間： 2013-09-03

上傳用戶：chukeey
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序

結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序

標(biāo)簽： XILINXCPLD verilog 232 RS

上傳時(shí)間： 2013-09-03

上傳用戶：gps6888
Building a RISC System in an FPGA

Building a RISC System in an FPGA

標(biāo)簽： Building System RISC FPGA

上傳時(shí)間： 2013-09-04

上傳用戶：朗朗乾坤
一段控制1394芯片的cpld的verilog程序

這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.

標(biāo)簽： verilog 1394 cpld 控制

上傳時(shí)間： 2013-09-04

上傳用戶：pkkkkp
i2c code for the verilog

i2c code for the verilog

標(biāo)簽： verilog code i2c for

上傳時(shí)間： 2013-09-04

上傳用戶：DXM35
Cadence guide for verilog

Cadence guide for verilog

標(biāo)簽： Cadence verilog guide for

上傳時(shí)間： 2013-09-04

上傳用戶：123454
以verilog HDL 語言編寫的一首歌曲

以verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒

標(biāo)簽： verilog HDL 語言編寫

上傳時(shí)間： 2013-09-05

上傳用戶：wyiman
EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)

本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用等各個(gè)領(lǐng)域，具有一定的開發(fā)價(jià)值。

標(biāo)簽： ispDesignExpert System EDA 系統(tǒng)軟件

上傳時(shí)間： 2013-09-05

上傳用戶：文993

主站蜘蛛池模板：嘉定区| 仁寿县| 大同县| 赞皇县| 宾川县| 井研县| 商洛市| 金华市| 宜黄县| 临猗县| 成安县| 独山县| 金寨县| 新野县| 方正县| 昌吉市| 仪征市| 长沙县| 泸州市| 乡城县| 平舆县| 云浮市| 新泰市| 松溪县| 从化市| 莎车县| 尚义县| 垦利县| 兰考县| 偏关县| 长白| 和顺县| 谷城县| 凯里市| 岱山县| 阳泉市| 天台县| 铅山县| 高雄县| 无为县| 涡阳县|