采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog
上傳時(shí)間： 2013-07-06
上傳用戶：也一樣請求
SoC(System On a Chip)又稱為片上系統(tǒng)，是指將微處理器、模擬IP核、數(shù)字IP核和存儲(chǔ)器（或片外存儲(chǔ)器接口）集成在單一芯片上。SoC產(chǎn)品不斷朝著體積小、功能強(qiáng)的方向發(fā)展，芯片內(nèi)部整合越來越多的功能。ARM架構(gòu)作為嵌入式系統(tǒng)流行的應(yīng)用，其應(yīng)用的擴(kuò)展面臨軟件擴(kuò)充的問題，而X86平臺(tái)上卻有很多軟件資源。若將已有的X86軟件移植到ARM平臺(tái)，則可以在一定程度上解決軟件擴(kuò)充的問題。 本論文針對X86指令在ARM中兼容的應(yīng)用，以智能手機(jī)的應(yīng)用為例，提出了基于ARM嵌入式平臺(tái)，使用X86指令到ARM指令的二進(jìn)制翻譯模塊，達(dá)到對X86指令的兼容。主要研究ARM公司的片上總線系統(tǒng)——AMBA AHB和AMBA APB片上總線標(biāo)準(zhǔn)。對Multi-layer總線結(jié)構(gòu)進(jìn)行研究，分析了Multi-layer AHB系統(tǒng)中使用的Bus Matrix模塊的結(jié)構(gòu)，從Bus Matrix模塊的內(nèi)部矩陣結(jié)構(gòu)和系統(tǒng)架構(gòu)兩方面針對系統(tǒng)的特點(diǎn)作出優(yōu)化。 最后介紹了論文采用的事物級(jí)模型與Verilog HDL協(xié)同仿真的方法和系統(tǒng)的控制過程，通過仿真結(jié)果的比較，驗(yàn)證了利用二進(jìn)制翻譯模塊實(shí)現(xiàn)X86指令執(zhí)行的可行性和優(yōu)化后的架構(gòu)較適合于X86翻譯系統(tǒng)的應(yīng)用。
上傳時(shí)間： 2013-06-28
上傳用戶：釣鰲牧馬
詳細(xì)介紹verilog的編程，從初級(jí)道高級(jí)的進(jìn)階，也可日后作為工具書進(jìn)行查詢
上傳時(shí)間： 2013-04-24
上傳用戶：a673761058
Verilog HDL程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。
標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程
上傳時(shí)間： 2013-05-26
上傳用戶：cy_ewhat
基于Verilog語言的實(shí)用FPGA設(shè)計(jì)(美),國外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來，不下別后悔~~
上傳時(shí)間： 2013-04-24
上傳用戶：zhyiroy
基于verilog的lcd1602顯示 基于verilog的lcd1602顯示 基于verilog的lcd1602顯示
上傳時(shí)間： 2013-04-24
上傳用戶：懶龍1988
華為verilog教程，學(xué)習(xí)verilog快速入門
上傳時(shí)間： 2013-07-18
上傳用戶：crazykook
本文介紹了I2C總線規(guī)范，并根據(jù)該規(guī)范對I2C進(jìn)行模塊化設(shè)計(jì)，用Verilog HDL 語言對每個(gè)模塊進(jìn)行具體描述，并通過模塊之間的調(diào)用，基本實(shí)現(xiàn)了I2C的主機(jī)從機(jī)的發(fā)送和接收功能。關(guān)
標(biāo)簽： Verilog I2C 總線 串行數(shù)據(jù)
上傳時(shí)間： 2013-04-24
上傳用戶：kgylah
夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程Verilog HDL
標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-20
上傳用戶：FFAN
隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時(shí)，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號(hào)的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計(jì)，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來識(shí)別奇偶場信號(hào)、場消隱信號(hào)和有效行數(shù)據(jù)的開始和結(jié)束信號(hào)三種控制信號(hào)，并根據(jù)控制信號(hào)，用Verilog硬件描述語言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時(shí)序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲(chǔ)。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲(chǔ)的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺(tái)，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動(dòng)生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計(jì)周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：lingzhichao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
