本書重點介紹硬件設計描述和驗證語言 System verilog的基本語法及其在功能驗證上的應 用；書中以功能驗證為主線，講述基本的驗證流程、高級驗證技術和驗證方法學，以 System verilog為基礎結合石頭、剪刀、布的應用實例，重點闡述了如何采用 System verilog實現 隨機激勵生成、功能覆蓋率驅動驗證、斷言驗證等多種高級驗證技術；最后，通過業界流行 的開放式驗證方法學 OVM介紹如何在驗證平臺中實現可重用性。
標簽： System verilog
上傳時間： 2022-05-12
上傳用戶：
國外System verilog的教材，從最基礎的數字電路講起，覆蓋System verilog的各個方面
標簽： verilog 數字系統設計
上傳時間： 2022-07-25
上傳用戶：d1997wayne
FPGA作為新一代集成電路的出現，引起了數字電路設計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設計公司開始使用FPGA進行系統開發，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發展也越來越先進，在如此良性循環下，不久的將來，FPGA可以主領集成電路設計領域。正是由于FPGA有著如此巨大的發展前景與市場吸引力，因此，本文采用FPGA作為電路設計的首選。 @@ 隨著FPGA的開發技術日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設計語言，到現在面向對象的System verilog、SystemC設計語言，硬件設計語言開始向高級語言發展。作為一個軟件設計人員，會很容易接受面向對象的語言。現在軟件的設計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節詳細介紹了軟硬結合的開發優勢。另外，在第一章中還介紹了知識產權核心（IP Core）的發展與前景，特別是IP Core中軟核的設計與開發，許多FGPA的開發公司開始爭奪軟核的開發市場。 @@ 數字電路設計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協議規范。在CPU的設計中，由于需要高速的處理速度，因此其內部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內部構造，以及這三個通信協議在CPU中所處的位置。 @@ 在硬件的設計開發中，由于集成電路本身的特殊性，其開發流程也相對的復雜。本文由于篇幅的問題，只對總的開發流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態時序分析進行了詳細的論述。在通信協議的開發中，需要注意接口的設計、時序的分析、驗證環境的搭建等，因此，本文以SPI數據通信協議的設計作為一個開發范例，從協議功能的研究到最后的驗證測試，將FPGA 的開發流程與關鍵技術等以實例的方式進行了詳細的論述。在SPI通信協議的開發中，不僅對協議進行了詳細的功能分析，而且對架構中的每個模塊的設計都進行了詳細的論述。@@關鍵詞：FPGA；SPI；I2C；UART；靜態時序分析；驗證環境
標簽： IPCore FPGA CPU
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
PPT是和視頻教程配套的，視頻教程地址http://i.youku.com/u/UMTExNzExOTgw/videos,和PPT配套使用的教程里面講了systemverilog從文檔到仿真，上板測試的整個流程，可能對有些朋友有幫助
標簽： Verilog System hdl 高級設計
上傳時間： 2014-12-28
上傳用戶：dick_sh
在SystemVeri log更強調了利用隨機化激勵函數以提高驗證代碼的效率和驗證可靠性的重要性。本文以VMM庫為例，闡述了如何在SystemVeri 1og中使用隨機化函數來編寫高效率的測試代碼，重點介紹了可重驗證函數庫的使用方法，以幫助讀者理解如何使用SystemVeri1og高效率地完成復雜的設計驗證。
標簽： Verilog System 隨機 激勵
上傳時間： 2013-11-06
上傳用戶：偷心的海盜
上傳時間： 2013-11-23
上傳用戶：zczc
Verilog digital System design 2007 second edition
標簽： Verilog digital edition System
上傳時間： 2013-11-25
上傳用戶：ayfeixiao
Using Verilog-A in Advanced Design System，英文版的關于Verilog_A的相關介紹。
標簽： Verilog-A Advanced Design System
上傳時間： 2014-01-07
上傳用戶：tb_6877751
system C源碼 一種替代verilog的語言
標簽： verilog system 源碼 語言
上傳時間： 2014-01-22
上傳用戶：manlian
its bit the system on chip designed in verilog
標簽： designed verilog system chip
上傳時間： 2017-08-02
上傳用戶：大融融rr
蟲蟲下載站版權所有 京ICP備2021023401號-1
