Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer. Version minimig-j used on the Minimig fpga board.
標(biāo)簽： implementation the computer Verilog
上傳時(shí)間： 2017-09-24
上傳用戶：xauthu
第 一 節(jié) ispDesignEXPERT 簡(jiǎn) 介 第 二 節(jié) ispDesignEXPERT System 的 原 理 圖 輸 入 第 三 節(jié) 設(shè) 計(jì) 的 編 譯 與 仿 真 第 四 節(jié) ABEL 語(yǔ) 言 和 原 理 圖 混 合 輸 入 第 五 節(jié) ispDesignEXPERT System 中 VHDL 和Verilog 語(yǔ) 言 的 設(shè) 計(jì) 方 法 第 六 節(jié) 在 系 統(tǒng) 編 程 的 操 作 方 法 第 七 節(jié) ModelSim 的 使 用 方 法 附 錄 一 ispDesignEXPERT System 上 機(jī) 實(shí) 習(xí) 題 附 錄 二 ispDesignEXPERT System 文 件 后 綴 及 其 含 義
標(biāo)簽： ispDesignEXPERT System
上傳時(shí)間： 2015-06-22
上傳用戶：lmeeworm
本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。
標(biāo)簽： GPS Position Global System
上傳時(shí)間： 2015-12-01
上傳用戶：李彥東
目 錄 第 一 節(jié)ispDesignEXPERT 簡(jiǎn) 介 第 二 節(jié)ispDesignEXPERT System 的 原 理 圖 輸 入 第 三 節(jié)設(shè) 計(jì) 的 編 譯 與 仿 真 第 四 節(jié)ABEL 語(yǔ) 言 和 原 理 圖 混 合 輸 入 第 五 節(jié)ispDesignEXPERT System 中 VHDL 和Verilog 語(yǔ) 言 的 設(shè) 計(jì) 方 法 第 六 節(jié) 在 系 統(tǒng) 編 程 的 操 作 方 法 第 七 節(jié)ModelSim 的 使 用 方 法 附 錄 一ispDesignEXPERT System 上 機(jī) 實(shí) 習(xí) 題 附 錄 二ispDesignEXPERT System 文 件 后 綴 及 其 含 義
標(biāo)簽： ispDesignEXPERT System
上傳時(shí)間： 2015-12-03
上傳用戶：zuozuo1215
The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such as VHDL and Verilog
標(biāo)簽： Design open-source ElectricTM Automation
上傳時(shí)間： 2013-12-18
上傳用戶：daguda
Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)
標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：eeworm
精通Verilog HDL：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2013-07-24
上傳用戶：eeworm
專輯類----可編程邏輯器件相關(guān)專輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.rar
標(biāo)簽： Verilog-HDL 18.0 210
上傳時(shí)間： 2013-07-23
上傳用戶：小宇NVO
專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁(yè)-18.0M.pdf
標(biāo)簽： Verilog-HDL 18.0 210
上傳時(shí)間： 2013-04-24
上傳用戶：vodssv
很棒的Verilog硬件描述語(yǔ)言學(xué)習(xí)資料。 推薦下載！！！
標(biāo)簽： Verilog
上傳時(shí)間： 2013-06-23
上傳用戶：1101055045
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
