基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數(shù)碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚(yáng)聲器等實(shí)現(xiàn)了《電子線路設(shè)計(jì)• 測(cè)試• 實(shí)驗(yàn)》課程中多功能數(shù)字鐘實(shí)驗(yàn)所要求的所有功能和其它一些擴(kuò)展功能。包括：基本功能——以數(shù)字形式顯示時(shí)、分、秒的時(shí)間，小時(shí)計(jì)數(shù)器為同步24進(jìn)制，可手動(dòng)校時(shí)、校分；擴(kuò)展功能——仿廣播電臺(tái)正點(diǎn)報(bào)時(shí)，任意時(shí)刻鬧鐘（選做），自動(dòng)報(bào)整點(diǎn)時(shí)數(shù)（選做）；其它擴(kuò)展功能——顯示年月日（能處理大月小月，可手動(dòng)任意設(shè)置年月日），秒表（包括開始、暫停和清零）。
標(biāo)簽： Cyclone Verilog Altera 144C
上傳時(shí)間： 2015-09-27
上傳用戶：1051290259
HLPDK V10.0+ System Extension Library
標(biāo)簽： Extension Library System HLPDK
上傳時(shí)間： 2013-12-19
上傳用戶：lvzhr
This paper introduces a software visualization system that: creates animations of programs without the programmer writing any animation code and provides a window interface that automatically displays program information, explicitly showing the scope and context of its data, and allowing considerable control over animation displays.
標(biāo)簽： visualization introduces animations software
上傳時(shí)間： 2015-09-28
上傳用戶：xsnjzljj
This article shows that by using the tools available and understanding the programming system, it is possible to improve programming productivity. Microsoft Foundation Classes (MFC) and other tools let the user build GUIs while working in the same development program that was used to write the rest of the test code. MFC comes bundled with Microsoft Visual C++ and other development systems such as Watcom C/C++ and Borland Inprise C++ Builder.
標(biāo)簽： understanding programming available the
上傳時(shí)間： 2014-12-02
上傳用戶：無(wú)聊來(lái)刷下
5本關(guān)于verilog的好書，內(nèi)容很全面，希望對(duì)學(xué)習(xí)有幫助！
標(biāo)簽： verilog
上傳時(shí)間： 2014-06-15
上傳用戶：l254587896
verilog hdl教程135例，例子很好，對(duì)新學(xué)的很有幫助
上傳時(shí)間： 2015-09-30
上傳用戶：moshushi0009
基本遺傳學(xué)習(xí)分類系統(tǒng) A Simple Classifier System based on Genetic Learning developed from the Pascal SCS code presented by David E.Goldberg
標(biāo)簽： Classifier developed Learning Genetic
上傳時(shí)間： 2014-08-07
上傳用戶：txfyddz
采用Verilog語(yǔ)言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來(lái)
標(biāo)簽： Verilog FPGA 語(yǔ)言 控制
上傳時(shí)間： 2013-12-25
上傳用戶：小鵬
使用在ti dm64xx 系列的realtime system
標(biāo)簽： realtime system dm 64
上傳時(shí)間： 2014-11-22
上傳用戶：xuan‘nian
這是個(gè)Tiny Object/Relational Mapping System，使用的數(shù)據(jù)庫(kù)是MySQL,只實(shí)現(xiàn)了部分功能，包括添加，刪除，更新等，另外還帶有測(cè)試用例（也可以自己寫，僅供參考），希望可以給大家一點(diǎn)幫助，也希望各位高手指教
標(biāo)簽： Relational Mapping Object System
上傳時(shí)間： 2015-10-01
上傳用戶：xc216
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<abbr id="kblum"><table id="kblum"></table></abbr>