基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計& - 免費下載

VHDL/FPGA/Verilog資源 文件大小:24 K

?? 資源詳細信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
24 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示:本資源由用戶 pj117 上傳分享,僅供學習交流使用。如有侵權,請聯系我們刪除。

資源簡介

基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計• 測試• 實驗》課程中多功能數字鐘實驗所要求的所有功能和其它一些擴展功能。包括:基本功能——以數字形式顯示時、分、秒的時間,小時計數器為同步24進制,可手動校時、校分;擴展功能——仿廣播電臺正點報時,任意時刻鬧鐘(選做),自動報整點時數(選做);其它擴展功能——顯示年月日(能處理大月小月,可手動任意設置年月日),秒表(包括開始、暫停和清零)。

源碼文件列表

?? 共 20 個源碼文件 點擊文件名可在線查看源代碼

1 ??
numclock.v
大小: 1.98 KB
查看源碼
2 ??
keystates.v
大小: 3.45 KB
查看源碼
4 ??
alarm.v
大小: 1.98 KB
查看源碼
6 ??
maincontrol.v
大小: 4.85 KB
查看源碼
7 ??
stopwatch.v
大小: 1.48 KB
查看源碼
8 ??
keystates1.v
大小: 4.23 KB
查看源碼
9 ??
clockout.v
大小: 2.64 KB
查看源碼
10 ??
numclock.bsf
大小: 3.29 KB
查看源碼
11 ??
clockout.bsf
大小: 3.32 KB
查看源碼
12 ??
keystates.bsf
大小: 3.41 KB
查看源碼
13 ??
datachoose.bsf
大小: 9.04 KB
查看源碼
14 ??
key.v
大小: 646 B
查看源碼
15 ??
stopwatch.bsf
大小: 3.54 KB
查看源碼
??
溫馨提示:點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼,支持語法高亮顯示。

立即下載此資源

提示:下載后請用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源:

相關資源推薦