本系統(tǒng)基于STM32單片機(jī)設(shè)計的非接觸式電流檢測控制系統(tǒng),通過OPA548片將所給任意信號放大,由100Ω電阻和INA128芯片進(jìn)行電流電壓轉(zhuǎn)換放大后,利用STM32單片機(jī)對獲取的電壓信號以0.488μs頻率采樣,利用STM32單片機(jī)的FFT庫,獲得信號的諧波信息。測量電流信號精準(zhǔn),該設(shè)計可廣泛應(yīng)用在以STM32單片機(jī)為核心控制器件的新型儀表中,性能精準(zhǔn)且抗干擾能力強(qiáng)。This system is a non-contact current detection and control system based on STM32 single chip microcomputer. It amplifiesany signal through OPA548 chip, converts and amplifies the current and voltage by 100 Ω resistance and INA128 chip. The obtainedvoltage signal is sampled at the frequency of 0.488 μs by STM 32 single chip microcomputer, and the harmonic information of the signalis obtained by the FFT library of STM 32 single chip microcomputer. The measurement of current signal is accurate. This design can bewidely used in a new instrument with STM 32 single chip microcomputer as its core control device, with accurate performance and stronganti-interference capability.
上傳時間： 2022-03-27
上傳用戶：
為了提高超高頻RFID系統(tǒng)中閱讀器在低信噪比的情況下仍具有較高的識別能力,提出一種基于FPGA系統(tǒng)結(jié)合軟件無線電方法實現(xiàn)超高頻RFID射頻前端電路方案。超高頻射頻識別系統(tǒng)必須符合EPC Class 1generation 2標(biāo)準(zhǔn),所設(shè)計的電路系統(tǒng)以Xilinx公司的XC6SLX16-2CSG324FPGA芯片為硬件基礎(chǔ),將數(shù)字基帶調(diào)制解調(diào)和中頻濾波電路在FPGA系統(tǒng)中設(shè)計實現(xiàn),重點闡述了射頻前端電路的設(shè)計結(jié)構(gòu)、AD/DA轉(zhuǎn)換電路,以及數(shù)字濾波器的設(shè)計。實驗結(jié)果表明,所設(shè)計的超高頻RFID閱讀器簡化了前端電路系統(tǒng)結(jié)構(gòu),提升了穩(wěn)定性,增強(qiáng)了抗干擾能力。該電路系統(tǒng)在信噪比較低的情況下,能夠較好地實現(xiàn)915MHz頻率的射頻接收和發(fā)送。In order to improve the reader UHF RFID system still has a higher ability to identify,in the case of low signal-to-noise ratio.The UHF RFID systems must comply with EPC Class 1 generation 2 standard.In this paper,the design of the circuit system based on Xilinx＇s XC6SLX16-2CSG324 FPGA chip,and presents UHF RFID RF front-end circuit with software radio based on FPGA system.Digital baseband modem and IF filter circuit is designed and implemented in the FPGA system,and focused on designing the structure of the RF front-end circuit,AD/DA conversion circuits,and digital filter.Experimental results show that the UHF RFID reader de...
標(biāo)簽： 915mhz 超高頻 rfid 閱讀 射頻 前端 電路 設(shè)計
上傳時間： 2022-04-17
上傳用戶：shjgzh
nRF51802 Multiprotocol Bluetooth? low energy/2.4 GHz RF System on Chip
標(biāo)簽： nrf51822
上傳時間： 2022-05-22
上傳用戶：ttalli
說明： 個人畢業(yè)設(shè)計-基于51單片機(jī)的恒溫控制系統(tǒng)，完整工程源碼(Graduation design -- the constant temperature control system based on 51 single chip microcomputer)
標(biāo)簽： 51單片機(jī) 恒溫控制系統(tǒng)
上傳時間： 2022-05-27
上傳用戶：
本文介紹了基于單片機(jī)AT89C51 的溫度控制系統(tǒng)的設(shè)計方案與軟硬件實現(xiàn)。采用溫度傳感器DS18B20 采集溫度數(shù)據(jù)，液晶顯示屏LCM1602 顯示溫度數(shù)據(jù)，AT24C02B 存儲溫度上下限設(shè)定
標(biāo)簽： Implementation Temperature SingleChip Control
上傳時間： 2013-06-03
上傳用戶：xoxoliguozhi
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實際的進(jìn)化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
本文闡述了硝酸生產(chǎn)聯(lián)鎖報警控制系統(tǒng)的意義，介紹了系統(tǒng)的特性和要求，提出了生產(chǎn)聯(lián)鎖報警的實現(xiàn)線路，給出了PLC實現(xiàn)的部分流程。現(xiàn)場應(yīng)用表明系統(tǒng)可靠實用。關(guān)鍵詞：PLC ;聯(lián)鎖;報警;硝酸
標(biāo)簽： Realization nitric-acid PLC interlock
上傳時間： 2013-07-07
上傳用戶：xingisme
·【英文題名】 Search of Double-fed Machine Variable Speed System Based on DSP 【作者中文名】 沈睿; 【導(dǎo)師】 廖冬初; 【學(xué)位授予單位】 湖北工業(yè)大學(xué); 【學(xué)科專業(yè)名稱】 控制理論與控制工程 【學(xué)位年度】 2007 【論文級別】 碩士 【網(wǎng)絡(luò)出版投稿人】 湖北工業(yè)大學(xué) 【網(wǎng)絡(luò)出版投稿時間】 2008-09-27 【關(guān)鍵詞】 雙饋調(diào)速
標(biāo)簽： DSP 雙饋 電機(jī)調(diào)速系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：hanwu
特點： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
開關(guān)在電路中起接通信號或斷開信號的作用。最常見的可控開關(guān)是繼電器，當(dāng)給驅(qū)動繼電器的驅(qū)動電路加高電平或低電平時，繼電器就吸合或釋放，其觸點接通或斷開電路。CMOS模擬開關(guān)是一種可控開關(guān)，它不象繼電器那樣可以用在大電流、高電壓場合，只適于處理幅度不超過其工作電壓、電流較小的模擬或數(shù)字信號。 一、常用CMOS模擬開關(guān)引腳功能和工作原理 1.四雙向模擬開關(guān)CD4066 CD4066 的引腳功能如圖1所示。每個封裝內(nèi)部有4個獨立的模擬開關(guān)，每個模擬開關(guān)有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換。當(dāng)控制端加高電平時，開關(guān)導(dǎo)通；當(dāng)控制端加低電平時開關(guān)截止。模擬開關(guān)導(dǎo)通時，導(dǎo)通電阻為幾十歐姆；模擬開關(guān)截止時，呈現(xiàn)很高的阻抗，可以看成為開路。模擬開關(guān)可傳輸數(shù)字信號和模擬信號，可傳輸?shù)哪M信號的上限頻率為40MHz。各開關(guān)間的串?dāng)_很小，典型值為－50dB。
標(biāo)簽： CMOS 模擬開關(guān) 工作原理
上傳時間： 2013-10-27
上傳用戶：bibirnovis
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
