The STi7105 uses state of the art process technology to provide an ultra low-cost, fully featured HD AVC decoder IC. It is a highly integrated System-on-chip suitable for STB markets across all networks (cable/satellite/DTT/x- DSL/IP) worldwide
標(biāo)簽： technology low-cost featured process
上傳時(shí)間： 2013-12-22
上傳用戶：時(shí)代電子小智
Genode FX is a composition of hardware and software components that enable the creation of fully fledged graphical user interfaces as System-on-chip solutions using commodity FPGAs.
標(biāo)簽： composition components hardware creation
上傳時(shí)間： 2017-09-24
上傳用戶：huql11633
The TAS3204 is a highly-integrated audio System-on-chip (SOC) consisting of a fully-programmable, 48-bit digital audio processor, a 3:1 stereo analog input MUX, four ADCs, four DACs, and other analog functionality. The TAS3204 is programmable with the graphical PurePath Studio? suite of DSP code development software. PurePath Studio is a highly intuitive, drag-and-drop environment that minimizes software development effort while allowing the end user to utilize the power and flexibility of the TAS3204’s digital audio processing core. TAS3204 processing capability includes speaker equalization and crossover, volume/bass/treble control, signal mixing/MUXing/splitting, delay compensation, dynamic range compression, and many other basic audio functions. Audio functions such as matrix decoding, stereo widening, surround sound virtualization and psychoacoustic bass boost are also available with either third-party or TI royalty-free algorithms. The TAS3204 contains a custom-designed, fully-programmable 135-MHz, 48-bit digital audio processor. A 76-bit accumulator ensures that the high precision necessary for quality digital audio is maintained during arithmetic operations. Four differential 102 dB DNR ADCs and four differential 105 dB DNR DACs ensure that high quality audio is maintained through the whole signal chain as well as increasing robustness against noise sources such as TDMA interference. The TAS3204 is composed of eight functional blocks: Clocking System Digital Audio Interface Analog Audio Interface Power supply Clocks, digital PLL I2C control interface 8051 MCUcontroller Audio DSP – digital audio processing 特性 Digital Audio Processor Fully Programmable With the Graphical, Drag-and-Drop PurePath Studio? Software Development Environment 135-MHz Operation 48-Bit Data Path With 76-Bit Accumulator Hardware Single-Cycle Multiplier (28 × 48)
上傳時(shí)間： 2016-05-06
上傳用戶：fagong
數(shù)字化電源的特點(diǎn)：1.控制智能化它是以數(shù)字信號(hào)處理器(DSP)或微控制器(MCU)為核心，將數(shù)字電源驅(qū)動(dòng)器及PWM控制器作為控制對(duì)象而構(gòu)成的智能化開關(guān)電源系統(tǒng)。傳統(tǒng)的由微控制器控制的開關(guān)電源，一般只是控制電源的啟動(dòng)和關(guān)斷，并非真正意義的數(shù)字電源。2.數(shù)模組件組合優(yōu)化采用“整合數(shù)字電源”(Fusion Digital Power)技術(shù)，實(shí)現(xiàn)了開關(guān)電源中模擬組件與數(shù)字組件的優(yōu)化組合。例如，功率級(jí)所用的模擬組件MOSFET驅(qū)動(dòng)器，可以很方便地與數(shù)字電源控制器相連并實(shí)現(xiàn)各種保護(hù)及偏置電源管理，而PWM控制器也屬于數(shù)控模擬芯片。3.集成度高實(shí)現(xiàn)了電源系統(tǒng)單片集成化(Power System on Chip)，將大量的分立式元器件整合到一個(gè)芯片或一組芯片中。4.控制精度高能充分發(fā)揮數(shù)字信號(hào)處理器及微控制器的優(yōu)勢(shì)，使所設(shè)計(jì)的數(shù)字電源達(dá)到高技術(shù)指標(biāo)。例如，其脈寬調(diào)制(PWM)分辨力可達(dá)150ps(10~12s)的水平，這是傳統(tǒng)開關(guān)電源所望塵莫及的。數(shù)字電源還能實(shí)現(xiàn)多相位控制、非線性控制、負(fù)載均流以及故障預(yù)測(cè)等功能，為研制綠色節(jié)能型開關(guān)電源提供了便利條件。5.模塊化程度高數(shù)字電源模塊化程度高，各模塊之間可以方便地實(shí)現(xiàn)有機(jī)融合，便于構(gòu)成分布式數(shù)字電源系統(tǒng)，提高電源系統(tǒng)的可靠性。
標(biāo)簽： 全數(shù)字電源
上傳時(shí)間： 2021-12-13
上傳用戶：XuVshu
nRF51802 Multiprotocol Bluetooth? low energy/2.4 GHz RF System on Chip
標(biāo)簽： nrf51822
上傳時(shí)間： 2022-05-22
上傳用戶：ttalli
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（86）資源包含以下內(nèi)容：1. 4*4鍵盤掃描程序,程序簡(jiǎn)單明了,注釋清晰易懂 !.2. 1、程序目的：AT91SAM7A3的CAN功能驗(yàn)證與使用指導(dǎo)。 2、功能說明：該程序包括三個(gè)常用CAN功能的測(cè)試 1）、測(cè)試1:將CAN0 Mailbox 0中的數(shù)據(jù)傳到CAN1 Mailbox.3. ISD25120語音電路程序.4. 包含2個(gè)文件包 1.基于LPC213X的SD卡SPI口讀寫模塊 2. uCOS-II在LPC2000上的移植代碼.5. cc2420-A True System-on-chip solution for 2.4 GHz IEEE 802.15.4 / ZigB.6. MSP430FG4619對(duì)LCD進(jìn)行顯示的完整工程源文件包,對(duì)MSP430和LCD顯示具有參考價(jià)值.7. Matlab_simulink在FPGA設(shè)計(jì)中的應(yīng)用.8. vhd語言.9. NiosII的范例.10. apache 安裝教程 apache 安裝教程.11. 凌陽7300 原理圖 凌陽7300 原理圖.12. C51彈片機(jī)簡(jiǎn)單計(jì)算器.13. 循環(huán)日志讀寫,用于嵌入式系統(tǒng)記載日志文件.14. RC500 source code!.15. C++編寫的日歷程序.16. 日歷加判斷第幾周,請(qǐng)輸入一個(gè)日期.17. 請(qǐng)輸入一個(gè)日期.18. epson mcu 啟動(dòng)代碼與動(dòng)畫實(shí)現(xiàn).19. 2262 lcm abcdefghijkl.20. 在EASYARM實(shí)驗(yàn)平臺(tái)上的數(shù)字/模擬轉(zhuǎn)換測(cè)試代碼.21. EASYARM2200上圖形液晶顯示代碼.22. 基于ARM處理器的SMG240128A驅(qū)動(dòng)程序.23. NiosII下UCOS和移植Linux教程,很難找到的資料.24. NIosII軟處理器快速入門,ALTERA FPGA的NIOSII入門指導(dǎo).25. SPI 4線接口spec,對(duì)硬件和驅(qū)動(dòng)有興趣的朋友可以下載.26. 在VS2005下寫的把SQLCE上的數(shù)據(jù)庫(kù)數(shù)據(jù)導(dǎo)出為XML的應(yīng)用程序.27. 這是一個(gè)關(guān)于用C語言編程時(shí)要在液晶顯示器上顯示漢字時(shí)需要用到的漢字字庫(kù)。.28. 一個(gè)關(guān)于交通燈控制實(shí)驗(yàn)的原理圖和程序以及詳細(xì)說明.29. 此源代碼是基于UCOSII 以S3c44b0xARM7為主控芯片的系統(tǒng)。可以顯示世界各時(shí)區(qū)的時(shí)鐘.30. 四軸控制電機(jī)驅(qū)動(dòng)的源程序,在編譯環(huán)境中已通過.31. 一個(gè)基于ZigBee技術(shù)的無線傳感器網(wǎng)絡(luò)平臺(tái).32. 5按鍵_SD卡MP3程序.33. ADS下開發(fā)LED的一個(gè)簡(jiǎn)單例子.34. 一種基于CPLD和PC I總線的視頻采集卡的設(shè)計(jì)方案.35. arm7最小系統(tǒng)的編程原碼,具有與上位機(jī)通訊協(xié)議,能同時(shí)控制10個(gè)開關(guān)量與三個(gè)模擬量及三個(gè)脈沖量..36. 320*240液晶屏程序.37. ARM7 S3C44B0X開發(fā)板官方原理圖.38. ARM9 S3C2410外接用TFT液晶顯示模塊原理圖.39. VGA的IP核.40. ISP1362的IP核.
標(biāo)簽： 機(jī)械 技術(shù)應(yīng)用 合一 機(jī)械設(shè)計(jì)
上傳時(shí)間： 2013-06-08
上傳用戶：eeworm
Atmel’s AT91SAM7FP105 is a low pincount FingerChip processor based on the 32-bit ARM RISC processor. It features a on-chip biometric engine performing enrollment verification and identification, an internal record cache of up to 25 records and a secure command protocol over USB, SPI, UART. This protocol enables an external host system or processor to control the onchip bioengine functions, manipulate the record cache, and securely export record cache records for external storage. Together with the FingerChip sensor device AT77C104B, it forms an embedded, secured biometric turnkey solution.
標(biāo)簽： processor FingerChip pincount Atmel
上傳時(shí)間： 2013-12-26
上傳用戶：shawvi
The W78E58B is an 8-bit microcontroller which has an in-system programmable Flash EPROM for firmware updating. The instruction set of the W78E58B is fully compatible with the standard 8052. The W78E58B contains a 32K bytes of main ROM and a 4K bytes of auxiliary ROM which allows the contents of the 32KB main ROM to be updated by the loader program located at the 4KB auxiliary ROM 512 bytes of on-chip RAM four 8-bit bi-directional and bit-addressable I/O ports an additional 4- bit port P4 three 16-bit timer/counters a serial port. These peripherals are supported by a eight sources two-level interrupt capability. To facilitate programming and verification, the ROM inside the W78E58B allows the program memory to be programmed and read electronically. Once the code is confirmed, the user can protect the code for security
標(biāo)簽： microcontroller programmable in-system W78E58B
上傳時(shí)間： 2017-04-27
上傳用戶：yiwen213
隨著半導(dǎo)體制造技術(shù)不斷的進(jìn)步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點(diǎn)。由于SOC設(shè)計(jì)的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計(jì)驗(yàn)證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計(jì)功能驗(yàn)證已經(jīng)成為整個(gè)設(shè)計(jì)中最大的瓶頸。 使用FPGA系統(tǒng)對(duì)ASIC設(shè)計(jì)進(jìn)行功能驗(yàn)證，就是利用FPGA器件實(shí)現(xiàn)用戶待驗(yàn)證的IC設(shè)計(jì)。利用測(cè)試向量或通過真實(shí)目標(biāo)系統(tǒng)產(chǎn)生激勵(lì)，驗(yàn)證和測(cè)試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計(jì)的早期，驗(yàn)證芯片設(shè)計(jì)功能，支持硬件、軟件及整個(gè)系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時(shí)還可在目標(biāo)系統(tǒng)中同時(shí)測(cè)試系統(tǒng)中運(yùn)行的實(shí)際軟件。FPGA仿真的突出優(yōu)點(diǎn)是速度快，能夠?qū)崟r(shí)仿真用戶設(shè)計(jì)所需的對(duì)各種輸入激勵(lì)。由于一些SOC驗(yàn)證需要處理大量實(shí)時(shí)數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點(diǎn)是速度快，實(shí)時(shí)性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時(shí)進(jìn)行。 此設(shè)計(jì)以ALTERA公司的FPGA為主體來構(gòu)建驗(yàn)證系統(tǒng)硬件平臺(tái)，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗(yàn)證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測(cè)試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達(dá)到對(duì)SOC內(nèi)部和其他IP(IntellectualProperty)的在線測(cè)試與驗(yàn)證。同時(shí)，該驗(yàn)證平臺(tái)還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗(yàn)證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗(yàn)證系統(tǒng)的硬件平臺(tái)，提出了驗(yàn)證系統(tǒng)的總體設(shè)計(jì)方案，重點(diǎn)對(duì)驗(yàn)證系統(tǒng)的數(shù)據(jù)鏈路的實(shí)現(xiàn)進(jìn)行了闡述；詳細(xì)研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗(yàn)證數(shù)據(jù)鏈路；根據(jù)芯片驗(yàn)證的要求，設(shè)計(jì)出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測(cè)試與驗(yàn)證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對(duì)國(guó)產(chǎn)某型DSP芯片的驗(yàn)證與測(cè)試，研究如何構(gòu)建一種通用的SOC芯片驗(yàn)證平臺(tái)，解決SOC驗(yàn)證系統(tǒng)的可重用性和驗(yàn)證數(shù)據(jù)發(fā)送、傳輸、采集的實(shí)時(shí)性、準(zhǔn)確性、可測(cè)性問題。本文在SOC驗(yàn)證系統(tǒng)在芯片驗(yàn)證與測(cè)試應(yīng)用研究領(lǐng)域，有較高的理論和實(shí)踐研究?jī)r(jià)值。
上傳時(shí)間： 2013-05-25
上傳用戶：ccsp11
本文以電子不停車收費(fèi)系統(tǒng)課題為背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的π/4-DOPSK全數(shù)字中頻發(fā)射機(jī)和接收機(jī)。π/4-DQPSK廣泛應(yīng)用于移動(dòng)通信和衛(wèi)星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強(qiáng)的特點(diǎn)。 近年來現(xiàn)場(chǎng)可編程門陣列(FPGA)器件在芯片邏輯規(guī)模和處理速度等方面性能的迅速提高，用硬件編程實(shí)現(xiàn)無線功能的軟件無線電技術(shù)在理論和實(shí)用化上都趨于成熟和完善，因此可以把數(shù)字調(diào)制，數(shù)字上/下變頻，數(shù)字解調(diào)在同一塊FPGA上實(shí)現(xiàn)，即實(shí)現(xiàn)了中頻發(fā)射機(jī)和接收機(jī)一體化的片上可編程系統(tǒng)(SOPC，System On Programmabie Chip)。 本文首先根據(jù)指標(biāo)要求對(duì)數(shù)字收發(fā)機(jī)方案進(jìn)行設(shè)計(jì)，確定了適合不停車收費(fèi)系統(tǒng)的全數(shù)字發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)，接著根據(jù)π/4-DQPSK發(fā)射機(jī)和接收機(jī)的理論，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時(shí)算法并給出性能分析，最后給出硬件測(cè)試平臺(tái)上結(jié)果和測(cè)試結(jié)果分析。
標(biāo)簽： 4DQPSK FPGA 全數(shù)字
上傳時(shí)間： 2013-06-23
上傳用戶：chuckbassboy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
