隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個功能單元之間的連線間距越來越細(xì)密，基于探針的電路系統(tǒng)測試方法已經(jīng)很難滿足現(xiàn)在的測試需要。邊界掃描測試(BST)技術(shù)通過將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個引腳上，相當(dāng)于設(shè)置了施加激勵和觀測響應(yīng)的內(nèi)建虛擬探頭，通過該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測性和可控性，降低測試難度。針對這種測試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計方法。 完整的邊界掃描測試系統(tǒng)主要由測試控制部分和目標(biāo)器件構(gòu)成，其中測試控制部分由測試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測試總線信號，而邊界掃描測試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計一個能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測試的物理基礎(chǔ)、邊界掃描的測試指令及與可測性設(shè)計相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計方案。其次，采用模塊化設(shè)計思想、VHDL語言描述來完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計。然后，利用自頂向下的驗(yàn)證方法，在對控制器內(nèi)功能模塊進(jìn)行基于TESTBENCH驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計思想，將所設(shè)計的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測試系統(tǒng)。并且對SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對整個系統(tǒng)可行性進(jìn)行了測試。從測試結(jié)果看，達(dá)到了預(yù)期的設(shè)計目標(biāo)，該邊界掃描控制器的設(shè)計方案是正確可行的。 本文設(shè)計的邊界掃描控制器具有自主知識產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個很有實(shí)用價值的組件，具有很明顯的現(xiàn)實(shí)意義。
上傳時間： 2013-07-20
上傳用戶：hewenzhi
本文討論了如何設(shè)計有效的TESTBENCH，適合剛接觸TESTBENCH不久的用戶閱讀提高 （xilinx公司編寫）
標(biāo)簽： TESTBENCHes Efficient Writing
上傳時間： 2013-10-18
上傳用戶：xiaodu1124
高級FPGA設(shè)計結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開發(fā)板，自己學(xué)會modelsim仿真、寫TESTBENCH，用PC機(jī)仿真就能有不少長進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 《高級FPGA設(shè)計：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》以FPGA設(shè)計為主題，覆蓋了實(shí)踐過程中最可能遇到的深層次問題，并提供了經(jīng)驗(yàn)指導(dǎo)。在某些方面，《高級FPGA設(shè)計：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》能夠取代有限的工業(yè)經(jīng)歷，免去讀者學(xué)習(xí)的困難。這種先進(jìn)的、實(shí)用的方法，成為此書的特色。
標(biāo)簽： FPGA
上傳時間： 2013-11-01
上傳用戶：zhaiyanzhong
主要介紹TESTBENCH的寫法，很經(jīng)典的好書
上傳時間： 2014-01-05
上傳用戶：shanxiliuxu
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a TESTBENCH for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, TESTBENCH; and both implementation and simulation scripts
標(biāo)簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-23
上傳用戶：leyesome
UART 4 UART參考設(shè)計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL TESTBENCH files. This files only include the TESTBENCH behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
標(biāo)簽： UART Xilinx VHDL 參考設(shè)計
上傳時間： 2013-11-07
上傳用戶：jasson5678
我近期計劃陸續(xù)整理出以下幾個方面的學(xué)習(xí)筆記：初學(xué) ModelSimSE 時被迷糊了幾天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真庫的詳細(xì)步驟；用 ModelSimSE 進(jìn)行功能仿真和時序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的幾個命令及 DO文件的學(xué)習(xí)筆記；近來學(xué)到的幾招 TESTBENCH 的技巧
上傳時間： 2013-11-05
上傳用戶：lou45566
高級FPGA設(shè)計結(jié)構(gòu)、實(shí)現(xiàn)和優(yōu)化 作者：（美）克里茲著，孟憲元譯；出版社：機(jī)械工程出版社 學(xué)FPGA不一定需要開發(fā)板，自己學(xué)會modelsim仿真、寫TESTBENCH，用PC機(jī)仿真就能有不少長進(jìn)。這些都看完，剩下的就靠做項(xiàng)目自己領(lǐng)悟，再加上高手指點(diǎn)。 《高級FPGA設(shè)計：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》以FPGA設(shè)計為主題，覆蓋了實(shí)踐過程中最可能遇到的深層次問題，并提供了經(jīng)驗(yàn)指導(dǎo)。在某些方面，《高級FPGA設(shè)計：結(jié)構(gòu)、實(shí)現(xiàn)也優(yōu)化》能夠取代有限的工業(yè)經(jīng)歷，免去讀者學(xué)習(xí)的困難。這種先進(jìn)的、實(shí)用的方法，成為此書的特色。
標(biāo)簽： FPGA
上傳時間： 2013-11-01
上傳用戶：一諾88
主要介紹TESTBENCH的寫法，很經(jīng)典的好書
上傳時間： 2013-11-11
上傳用戶：釣鰲牧馬
本文討論了如何設(shè)計有效的TESTBENCH，適合剛接觸TESTBENCH不久的用戶閱讀提高 （xilinx公司編寫）
標(biāo)簽： TESTBENCHes Efficient Writing
上傳時間： 2013-10-11
上傳用戶：123454
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
