《現(xiàn)代微機(jī)原理與接口技術(shù)》實(shí)驗(yàn)指導(dǎo)書 TPC-H實(shí)驗(yàn)臺(tái)C語(yǔ)言版 1.實(shí)驗(yàn)臺(tái)結(jié)構(gòu)1）I / O 地址譯碼電路如上圖1所示地址空間280H～2BFH共分8條譯碼輸出線：Y0～Y7 其地址分別是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2AFH、2B0H～2B7H、2B8H～2BFH，8根譯碼輸出線在實(shí)驗(yàn)臺(tái)I/O地址處分別由自鎖緊插孔引出供實(shí)驗(yàn)選用（見(jiàn)圖2）。 2) 總線插孔采用“自鎖緊”插座在標(biāo)有“總線”區(qū)引出數(shù)據(jù)總線D7～D0；地址總線A9～A0，讀、寫信號(hào)IOR、IOW；中斷請(qǐng)求信號(hào)IRQ ；DMA請(qǐng)求信號(hào)DRQ1；DMA響應(yīng)信號(hào)DACK1 及AEN信號(hào)，供學(xué)生搭試各種接口實(shí)驗(yàn)電路使用。3) 時(shí)鐘電路如圖-3所示可以輸出1MHZ 2MHZ兩種信號(hào)供A/D轉(zhuǎn)換器定時(shí)器/計(jì)數(shù)器串行接口實(shí)驗(yàn)使用。圖34) 邏輯電平開(kāi)關(guān)電路如圖-4所示實(shí)驗(yàn)臺(tái)右下方設(shè)有8個(gè)開(kāi)關(guān)K7～K0，開(kāi)關(guān)撥到“1”位置時(shí)開(kāi)關(guān)斷開(kāi)，輸出高電平。向下打到“0”位置時(shí)開(kāi)關(guān)接通，輸出低電平。電路中串接了保護(hù)電阻使接口電路不直接同＋5V 、GND相連，可有效地防止因誤操作誤編程損壞集成電路現(xiàn)象。圖 4 圖 55) L E D 顯示電路如圖-5所示實(shí)驗(yàn)臺(tái)上設(shè)有8個(gè)發(fā)光二極管及相關(guān)驅(qū)動(dòng)電路（輸入端L7～L0），當(dāng)輸入信號(hào)為“1” 時(shí)發(fā)光，為“0”時(shí)滅6) 七段數(shù)碼管顯示電路如圖-6所示實(shí)驗(yàn)臺(tái)上設(shè)有兩個(gè)共陰極七段數(shù)碼管及驅(qū)動(dòng)電路，段碼為同相驅(qū)動(dòng)器，位碼為反相驅(qū)動(dòng)器。從段碼與位碼的驅(qū)動(dòng)器輸入端（段碼輸入端a、b、c、d、e、f、g、dp，位碼輸入端s1、 s2）輸入不同的代碼即可顯示不同數(shù)字或符號(hào)。
標(biāo)簽： TPC-H 實(shí)驗(yàn)指導(dǎo)書 C語(yǔ)言 實(shí)驗(yàn)臺(tái)
上傳時(shí)間： 2013-11-22
上傳用戶：sssnaxie
TPC-H上秒表的實(shí)現(xiàn)
標(biāo)簽： TPC-H
上傳時(shí)間： 2015-03-09
上傳用戶：Yukiseop
基于TPC-H通用微機(jī)接口實(shí)驗(yàn)系統(tǒng)的數(shù)字錄音機(jī)源碼．具有無(wú)限時(shí)錄放音和波形顯示的功能．
標(biāo)簽： TPC-H 微機(jī)接口 實(shí)驗(yàn)系統(tǒng) 錄放音
上傳時(shí)間： 2013-12-24
上傳用戶：水中浮云
電子琴的匯編語(yǔ)言實(shí)現(xiàn)，利用TPC-H實(shí)驗(yàn)箱上的8253實(shí)現(xiàn)二級(jí)分頻，同時(shí)配合以8255A，與門和DAC0832，通過(guò)揚(yáng)聲器放音，實(shí)現(xiàn)兩個(gè)八度音高（包括半音）的電子琴。在軟硬件相互配合下，電子琴具有彈奏和播放已存樂(lè)曲的功能，音長(zhǎng)可控，播放速度可選，擁有美觀的圖形界面模擬真實(shí)琴鍵，且琴鍵隨彈奏有起伏變化。利用微機(jī)內(nèi)部的8253，8255A和內(nèi)置揚(yáng)聲器，與TPC-H實(shí)驗(yàn)板上的8255A和LED，實(shí)現(xiàn)節(jié)拍器，可產(chǎn)生長(zhǎng)度和速度可控的2/4拍，3/4拍及4/4拍等，LED和內(nèi)置揚(yáng)聲器同時(shí)對(duì)節(jié)拍進(jìn)行提示。
上傳時(shí)間： 2014-05-29
上傳用戶：BOBOniu
eeworm.com VIP專區(qū) 單片機(jī)源碼系列 71資源包含以下內(nèi)容：1. PWM模塊單片機(jī)的步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)的理論和方法介紹.pdf2. 基于狀態(tài)分析的鍵盤管理軟件設(shè)計(jì).pdf3. 單片機(jī)的步進(jìn)電機(jī)控制器設(shè)計(jì)介紹.pdf4. 單片機(jī)溫度控制系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn).pdf5. 基于單片機(jī)的步進(jìn)電機(jī)細(xì)分技術(shù)介紹.pdf6. 基于單片機(jī)的太陽(yáng)能電池自動(dòng)跟蹤系統(tǒng)的設(shè)計(jì).zip7. 單片機(jī)的步進(jìn)電機(jī)細(xì)分技術(shù)研究介紹.pdf8. 氣體壓縮因子Z的在線修正與單片機(jī)實(shí)現(xiàn).pdf9. Emulating a synchronous serial.pdf10. 基于單片機(jī)的霍爾傳感器測(cè)試系統(tǒng)介紹.pdf11. 使用軟件程序仿真C500微控制器系列SSC（同步串行通道）功.pdf12. MPC106 PCI Bridge/Memory Contr.pdf13. 單片機(jī)以太網(wǎng)通訊的實(shí)現(xiàn)介紹.pdf14. MPC106 PCI橋/存儲(chǔ)器控制器硬件規(guī)范說(shuō)明.pdf15. USB Demonstration for DK3200 w.pdf16. 對(duì)帶有uPSD3234A的DK3200的USB演示.pdf17. An easy way to work with Exter.pdf18. 用外部設(shè)備設(shè)置32位微控制器TriCore的中斷的指令及方法.pdf19. P90CL301 I2C driver routines.pdf20. Input Signal Rise and Fall Tim.pdf21. P90CL301 IIC驅(qū)動(dòng)電路的例行測(cè)試及其程序.pdf22. 用51單片機(jī)實(shí)現(xiàn)公歷與農(nóng)歷星期的轉(zhuǎn)換.pdf23. 介紹C16x系列微控制器的輸入信號(hào)升降時(shí)序圖及特性.pdf24. XA-S3 I2C driver software.pdf25. 萬(wàn)年歷算法.pdf26. MCS-51單片機(jī)對(duì)步進(jìn)電機(jī)控制的實(shí)現(xiàn).pdf27. XA-S3的IIC接口的驅(qū)動(dòng)器軟件程序（C語(yǔ)言）.pdf28. Reading and Writing iButtons v.pdf29. 通用單片機(jī)試驗(yàn)板原理圖.pdf30. I2C slave routines for the 87L.pdf31. Philips微控制器在LIN中的應(yīng)用.pdf32. MPC7400 Part Number Speci&THOR.pdf33. 87LPC76X的IIC從程序.pdf34. 基于P87C591的CAN總線系統(tǒng)智能節(jié)點(diǎn)設(shè)計(jì).pdf35. MPC7400l零件號(hào)碼規(guī)范說(shuō)明.pdf36. Using the 87LPC76X microcontro.pdf37. Control System of Stepp ingMot.pdf38. 68HC05K0 Infra-red Remote Cont.pdf39. 87C576微控制器的在線編程.pdf40. CAN與RS232轉(zhuǎn)換節(jié)點(diǎn)的設(shè)計(jì)與實(shí)現(xiàn).pdf41. 68HC05K0實(shí)現(xiàn)紅外遠(yuǎn)程控制鍵盤的應(yīng)用.pdf42. 單片機(jī)外圍線路設(shè)計(jì).rar43. 單片機(jī)常用芯片和器件手冊(cè).rar44. IO口狀態(tài)切換說(shuō)明.pdf45. 中斷技術(shù).ppt.ppt46. 并行接口.ppt47. DMA技術(shù) -ppt.ppt48. 結(jié)構(gòu)緊湊的Li+電池充電器.pdf49. 定時(shí)與計(jì)數(shù)技術(shù).ppt50. 微機(jī)總線與接口標(biāo)準(zhǔn).ppt51. 中斷的概念及51單片機(jī)的中斷系統(tǒng).ppt52. 輸入輸出與接口技術(shù).ppt53. 單片機(jī)應(yīng)用概述.ppt54. 現(xiàn)代微機(jī)原理與接口技術(shù).rar55. 單片機(jī)應(yīng)用系統(tǒng)設(shè)計(jì)的基本方法.ppt56. PCB可測(cè)性設(shè)計(jì)布線規(guī)則之建議―從源頭改善可測(cè)率.pdf57. 單片機(jī)A/D和D/A應(yīng)用接口技術(shù).ppt58. 匯編語(yǔ)言上機(jī)過(guò)程.ppt.ppt59. PWM的調(diào)速原理與應(yīng)用—小車調(diào)速.ppt60. 匯編語(yǔ)言在數(shù)據(jù)處理中的應(yīng)用.ppt61. 定時(shí)器/計(jì)數(shù)器基礎(chǔ).ppt62. 驅(qū)動(dòng)程序與應(yīng)用程序的接口.doc63. 外部中斷應(yīng)用程序設(shè)計(jì)范例.ppt64. 實(shí)驗(yàn)指導(dǎo)書 (TPC-H實(shí)驗(yàn)臺(tái)C語(yǔ)言版).pdf65. 匯編語(yǔ)言程序設(shè)計(jì)案例—?jiǎng)討B(tài)顯示/障礙物檢測(cè)/障礙物方位檢測(cè).rar66. 指令功能及匯編語(yǔ)言程序設(shè)計(jì).rar67. ispdown V2.3 最新版 (可用Altera下載線進(jìn).rar68. MCS-51單片機(jī)的編程應(yīng)用范例.pdf69. 51編程指南--MCSÉ-51 Program.rar70. 多運(yùn)動(dòng)目標(biāo)跟蹤及連通域標(biāo)記方法.pdf71. 很經(jīng)典的仿真器自制資料.rar72. mcs-51指令集.rar73. 自制51單片機(jī)編程器.rar74. CAN總線與USB的轉(zhuǎn)接技術(shù).pdf75. 自制ATMEL 89系列FLASH單片機(jī)編程器.rar76. 基于ARM處理器LPC2142的高速數(shù)據(jù)采集卡設(shè)計(jì).pdf77. 微機(jī)測(cè)量系統(tǒng)中的抗干擾措施.pdf78. PGM89 51Flash單片機(jī)編程器V3.0.rar79. 改善基于微控制器的應(yīng)用的瞬態(tài)免疫性能.rar80. KEIL C51開(kāi)發(fā)軟件操作使用視頻教程.rar81. 自制微型51/AVR通用編程器.rar82. C51單片機(jī)視頻教程.RAR83. 自制51編程器資料.rar84. 基于單片機(jī)89C51和89C2051點(diǎn)陣LED圖文顯示.pdf85. 全遙控6聲道AV機(jī)的匯編程序.rar86. keil c51中文說(shuō)明.pdf87. 基于AT89C2051的紅外遙控學(xué)習(xí)器源程序.rar88. 微型計(jì)算機(jī)課程設(shè)計(jì)論文—通用微機(jī)發(fā)聲程序的匯編設(shè)計(jì).rar89. 從PCI總線的-12V電源獲得3.3V電壓.pdf90. DS1302+AT89S52+LED時(shí)鐘程序(C語(yǔ)言源代碼+.rar91. 樂(lè)曲發(fā)聲及動(dòng)畫程序.rar92. 單片開(kāi)關(guān)電源的設(shè)計(jì)和應(yīng)用.rar93. 51單片機(jī)試驗(yàn)板電路圖-原理圖.rar94. DS1820 C51 子程序 (一線數(shù)據(jù)傳輸).doc95. 模擬串口通訊程序(51匯編代碼編寫).doc96. 8051單片機(jī)教程 (word版).rar97. 串行編程器源程序(Keil C語(yǔ)言).rar98. 用C51寫的普通拼音輸入法源程序代碼.zip99. EasyIsp下載線電路圖.rar100. 采用18b20芯片的溫度測(cè)量C51源程序.rar
標(biāo)簽： 傳感器 檢測(cè)技術(shù)
上傳時(shí)間： 2013-06-02
上傳用戶：eeworm
H橋的一些資料，自己整理得，包括一些電路圖和pdf文檔資料
標(biāo)簽： H橋驅(qū)動(dòng)
上傳時(shí)間： 2013-04-24
上傳用戶：banyou
H.264/AVC是由國(guó)際電信聯(lián)合會(huì)的視頻專家組和國(guó)際標(biāo)準(zhǔn)化組織的運(yùn)動(dòng)圖像專家組組成的聯(lián)合視頻小組制定的下一代視頻壓縮標(biāo)準(zhǔn)。新標(biāo)準(zhǔn)采用了一些先進(jìn)算法，因此具有優(yōu)異的壓縮性能和極好的網(wǎng)絡(luò)親和性，滿足低碼率情況下的高質(zhì)量視頻的傳輸。 H.264/AVC采用的先進(jìn)算法包括多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)變換量化、去方塊濾波和熵編碼。本論文著重對(duì)整數(shù)變換與量化、去方塊濾波做了研究。整數(shù)變換是一種只有加法和移位的運(yùn)算，量化可以通過(guò)查表和乘法操作就可以完成，避免了反變換的時(shí)候失配問(wèn)題，沒(méi)有精度損失；去方塊濾波是一種用來(lái)去除低碼率情況下的每個(gè)宏塊的塊效應(yīng)，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實(shí)現(xiàn)兩方面著手，在算法研究方面設(shè)計(jì)了一個(gè)可視化測(cè)試軟件，在硬件實(shí)現(xiàn)方面主要對(duì)整數(shù)變換、量化和去方塊濾波做了研究和實(shí)現(xiàn)。視頻壓縮技術(shù)的關(guān)鍵在于視頻壓縮算法及其芯片的實(shí)現(xiàn)，F(xiàn)PGA可重復(fù)使用，設(shè)計(jì)修改靈活，片內(nèi)資源豐富，具備DSP模塊等優(yōu)勢(shì)。在本論文的目標(biāo)實(shí)現(xiàn)部分模塊FPGA的硬件設(shè)計(jì)，用Verilog完成了關(guān)鍵部分的設(shè)計(jì)。首先簡(jiǎn)要介紹了視頻壓縮基本原理，常用視頻壓縮標(biāo)準(zhǔn)及其特性以及國(guó)內(nèi)外的研究動(dòng)態(tài)，并對(duì)H.264標(biāo)準(zhǔn)基本檔次所涉及的核心技術(shù)進(jìn)行了詳細(xì)介紹，兩種分層結(jié)構(gòu)分別討論。其次在掌握了H.264.算法及編解碼流程的基礎(chǔ)上，設(shè)計(jì)了基于H.264編解碼的可視化軟件平臺(tái)。然后詳細(xì)介紹了整數(shù)變換、量化、反變換和反量化核心模塊的設(shè)計(jì)和實(shí)現(xiàn)，并在Altera的軟件和開(kāi)發(fā)板上進(jìn)行了仿真驗(yàn)證；對(duì)去方塊濾波算法做了軟件研究測(cè)試，并給出了一種改進(jìn)的硬件整體結(jié)構(gòu)設(shè)計(jì)。最后，對(duì)全文工作進(jìn)行了總結(jié)和對(duì)未來(lái)研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關(guān)文獻(xiàn)，熟悉H.264.標(biāo)準(zhǔn)及整數(shù)變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺(tái)設(shè)計(jì)。 3.用Verilog完成了整數(shù)變換量化、反變換反量化模塊FPGA設(shè)計(jì)與驗(yàn)證。 4.去方塊濾波器的算法研究、仿真和硬件整體結(jié)構(gòu)設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：lanjisu111
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項(xiàng)新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺(jué)質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價(jià)是計(jì)算復(fù)雜度的增加，據(jù)估計(jì)其編碼的計(jì)算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時(shí)視頻處理領(lǐng)域。針對(duì)這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計(jì)算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動(dòng)估計(jì)方面，國(guó)內(nèi)外在這方面的研究已經(jīng)很成熟。而針對(duì)幀內(nèi)/幀間預(yù)測(cè)編碼的研究卻較少。因此研究預(yù)測(cè)模式的快速算法具有理論意義和應(yīng)用價(jià)值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過(guò)結(jié)合SAD的模式選擇方法來(lái)減少模式選擇數(shù)目。它采用了Sobel梯度算子計(jì)算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測(cè)模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測(cè)模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時(shí)，結(jié)合小塊模式搜索中途停止準(zhǔn)則來(lái)確定最優(yōu)模式。仿真表明：改進(jìn)算法相對(duì)與原來(lái)算法能夠節(jié)省很多的編碼時(shí)間（平均下降了49.3％），但帶來(lái)的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時(shí)在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對(duì)4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過(guò)8×8次加法和2×8次移位運(yùn)算便可完成，與原來(lái)12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計(jì)流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計(jì)具備了成本低，周期短，設(shè)計(jì)方法靈活等優(yōu)點(diǎn)，具有廣闊的市場(chǎng)應(yīng)用前景。 仿真表明，通過(guò)使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺(tái)上實(shí)現(xiàn)實(shí)時(shí)編碼。
上傳時(shí)間： 2013-07-18
上傳用戶：zukfu
設(shè)計(jì)了一種適合于H.264 的變字長(zhǎng)解碼器根據(jù)碼流特點(diǎn)進(jìn)行模塊劃分減少硬件開(kāi)銷采用并行結(jié)構(gòu)解NAL 包解碼效率高采用了桶形移位器進(jìn)行并行解碼每個(gè)時(shí)鐘解一個(gè)碼字采用Verilog 語(yǔ)言進(jìn)行設(shè)計(jì)仿真并通過(guò)
上傳時(shí)間： 2013-07-15
上傳用戶：shen007yue
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
