無(wú)線(xiàn)電能傳輸技術(shù)(Wireless Power TRANSFER Technology)又稱(chēng)無(wú)接觸電能傳輸(Contactless Power Transmission，CPT)技術(shù)早在1890 年，由著名電氣工程師(物理學(xué)家)尼古拉·特斯拉(Nikola Tesla) 提出。
標(biāo)簽： 無(wú)線(xiàn) 傳輸技術(shù) 電能
上傳時(shí)間： 2013-10-20
上傳用戶(hù)：zhliu007
SWIFT 提供的服務(wù) 1、接入服務(wù) SWIFT的接入服務(wù)通過(guò)SWIFTAlliance的系列產(chǎn)品完成，包括： ?。?） SWIFTAlliance Access and Entry：傳送FIN信息的接口軟件； ?。?） SWIFTAlliance Gateway：接入SWIFTNet的窗口軟件； （3） SWIFTAlliance Webstation：接入SWIFTNet的桌面接入軟件； ?。?） File TRANSFER Interface：文件傳輸接口軟件，通過(guò)SWIFTNet FileAct是用戶(hù)方便的訪(fǎng)問(wèn)其后臺(tái)辦公系統(tǒng)。 SWIFTNET Link軟件內(nèi)嵌在SWIFTAlliance Gateway和SWIFTAlliance Webstation中，提供傳輸、標(biāo)準(zhǔn)化、安全和管理服務(wù)。連接后，它確保用戶(hù)可以用同一窗口多次訪(fǎng)問(wèn)SWIFTNet，獲得不同服務(wù)。
標(biāo)簽： SWIFT 設(shè)計(jì)軟件
上傳時(shí)間： 2014-12-03
上傳用戶(hù)：huyiming139
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類(lèi)型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register TRANSFER Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門(mén)級(jí)（gate-level）：描述邏輯門(mén)以及邏輯門(mén)之間的連接的模型。 開(kāi)關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶(hù)所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過(guò)程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間。 · 通過(guò)命名的事件來(lái)觸發(fā)其它過(guò)程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門(mén)級(jí)和開(kāi)關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過(guò)設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類(lèi)似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶(hù)：cppersonal
Consumer display applications commonly use high-speed LVDS interfaces to TRANSFER videodata. Spread-spectrum clocking can be used to address electromagnetic compatibility (EMC)issues within these consumer devices. This application note uses Spartan®-6 FPGAs togenerate spread-spectrum clocks using the DCM_CLKGEN primitive.
標(biāo)簽： Spartan XAPP 1065 FPGA
上傳時(shí)間： 2013-11-01
上傳用戶(hù)：hjkhjk
The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core to large amounts of DDR-SDRAM memory. Onechallenge is meeting the PCI-X target initial latency specification. PCI-X Protocol Addendum tothe PCI Local Bus Specification Revision 2.0a ([Ref 6]) dictates that when a target signals adata TRANSFER, "the target must do so within 16 clocks of the assertion of FRAME#." PCItermination transactions, such as Split Response/Complete, are commonly used to meet thelatency specifications. This method adds complexity to the design, as well as additional systemlatency. Another solution is to increase the ratio of the memory frequency to the PCI-X busfrequency. However, this solution increases the required power and clock resource usage.
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：18707733937
SWIFT 提供的服務(wù) 1、接入服務(wù) SWIFT的接入服務(wù)通過(guò)SWIFTAlliance的系列產(chǎn)品完成，包括： （1） SWIFTAlliance Access and Entry：傳送FIN信息的接口軟件； ?。?） SWIFTAlliance Gateway：接入SWIFTNet的窗口軟件； （3） SWIFTAlliance Webstation：接入SWIFTNet的桌面接入軟件； ?。?） File TRANSFER Interface：文件傳輸接口軟件，通過(guò)SWIFTNet FileAct是用戶(hù)方便的訪(fǎng)問(wèn)其后臺(tái)辦公系統(tǒng)。 SWIFTNET Link軟件內(nèi)嵌在SWIFTAlliance Gateway和SWIFTAlliance Webstation中，提供傳輸、標(biāo)準(zhǔn)化、安全和管理服務(wù)。連接后，它確保用戶(hù)可以用同一窗口多次訪(fǎng)問(wèn)SWIFTNet，獲得不同服務(wù)。
標(biāo)簽： SWIFT 設(shè)計(jì)軟件
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：sclyutian
OFELI is an object oriented library of C++ classes for development of finite element codes. Its main features are : * Various storage schemes of matrices (dense, sparse, skyline). * Direct methods of solution of linear systems of equations as well as various combinations of iterative solvers and preconditioners. * Shape functions of most "popular" finite elements * Element arrays of most popular problems (Heat TRANSFER, Fluid Flow, Solid Mechanics, Electromagnetics, ...).
標(biāo)簽： development oriented classes element
上傳時(shí)間： 2015-03-03
上傳用戶(hù)：kbnswdifs
CBC下寫(xiě)的串口編程，API函數(shù)實(shí)例 I wish this site had been around when I was trying to figure out how to make serial communications work in Windows95. I, like many programmers, was hit with the double-whammy of having to learn Windows programming and Win95 serial comm programming at the same time. I found both tasks confusing at best. It was particularly frustrating because I had, over the years, written so much stuff (including lots of serial comm software) for the DOS environment and numerous embedded applications. Interrupt driven serial comm, DMA TRANSFER serial comm, TSR serial comm, C, assembler, various processors... you name it, it had written it. Yet, everything I knew seemed upside-down in the message-driven-callback world of Windows.
上傳時(shí)間： 2014-06-20
上傳用戶(hù)：cccole0605
Support is available from MIPS Technologies Inc. - problems should be addressed to support@mips.com。This product may be controlled for export purposes. You may not export, or TRANSFER for the purpose of reexport, any technical data received hereunder or the product produced by use of such technical data, including processes and services (the "product"), in violation of any U.S. or foreign regulation, treaty, Executive Order, law, statute, amendment or supplement thereto. Further, you may not export the product to any prohibited or embargoed country or to any denied, blocked, or designated person or entity as mentioned in any applicable U.S. or foreign regulation, treaty, Executive Order, law, statute, amendment or supplement thereto.
標(biāo)簽： Technologies available addressed problems
上傳時(shí)間： 2014-01-24
上傳用戶(hù)：二驅(qū)蚊器
a3load is 8051 firmware that can be used for uploading or downloading to EZ-USB RAM (internal or external). It implements the vendor specific command bRequest = 0xA3. The address to download/upload to/from is specified in the wValue field of the SETUP packet and the length of the TRANSFER in the wLength field. The actual upload/download data is TRANSFERred during the DATA stage of the SETUP TRANSFER. This firmware will function on all EZ-USB chips (EZ-USB, EZ-USB FX, FX2, FX2LP, FX1).
標(biāo)簽： downloading uploading firmware internal
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：zhaiye
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
