利用MSP430的Timer A 模擬UART功能，波特率9600 32kHz ACLK
標(biāo)簽： Timer UART MSP 430
上傳時間： 2015-04-24
上傳用戶：llandlu
用于MSP430 Timer A 模擬UART 產(chǎn)生9600的波特率通訊 此為C代碼
標(biāo)簽： Timer 9600 UART MSP
上傳用戶：qq21508895
這篇文章主要介紹ARM JTAG調(diào)試的基本原理。基本的內(nèi)容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介紹，在此基礎(chǔ)上，結(jié)合ARM7TDMI詳細(xì)介紹了的JTAG調(diào)試原理。
標(biāo)簽： BOUNDARY-SCAN ARCHITECTURE ACCESS JTAG
上傳時間： 2014-01-22
上傳用戶：ddddddos
aduc845匯編程序包：wdt,uart,timer2,tic, pllcon,dac,adc,
標(biāo)簽： pllcon timer aduc uart
上傳時間： 2014-02-09
上傳用戶：zhaiye
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊
標(biāo)簽： Lattice Verilog Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
硬件uart源程序verilog HDL，即相關(guān)文檔
標(biāo)簽： verilog uart HDL 硬件
上傳用戶：pompey
使用DSP軟件實現(xiàn)UART功能.一般教科書上提供的UART收發(fā)的程序往往是一段采用輪循（Polling）方式完成收發(fā)的簡單代碼。但對于高速的AVR來講，采用這種方式大大降低了 MUC的效率。在使用AVR時，應(yīng)根據(jù)芯片本身的特點（片內(nèi)大容量數(shù)據(jù)存儲器RAM，更適合采用高級語言編寫系統(tǒng)程序），編寫高效可靠的UART收發(fā)接口（低層）程序。下面是一個典型的USART的接口程序。
標(biāo)簽： UART Polling DSP AVR
上傳時間： 2013-12-15
上傳用戶：fxf126@126.com
專門做處理器和周邊接口的著名ipcore廠商CAST出品的UART H16550 ，包含完整的使用說明手冊、testbench、可綜合，如果被網(wǎng)站認(rèn)可，將繼續(xù)上傳其余的幾個更好的core。
標(biāo)簽： ipcore H16550 CAST UART
上傳時間： 2013-12-02
上傳用戶：zhenyushaw
T89C51CC01 uart BOOTLOAD
標(biāo)簽： BOOTLOAD uart T89 89C
上傳時間： 2014-01-14
上傳用戶：huannan88
uart d的verilog 程序，可以實現(xiàn)普通串口功能
標(biāo)簽： verilog uart 程序
上傳時間： 2013-12-29
上傳用戶：lhc9102
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
