USB接口驅(qū)動程序的設(shè)計與開發(fā),USB接口驅(qū)動程序的設(shè)計與開發(fā)
上傳時間： 2013-07-29
上傳用戶：
本文主要介紹對 CY7C68013 USB 接口芯片的應(yīng)用，以及用CPLD 實現(xiàn) CY7C68013 USB 接口芯片控制的擴展和基本應(yīng)用程序的實現(xiàn)。
上傳時間： 2013-07-07
上傳用戶：qq521
eSP268 is a USB 2.0 High-speed (HS) and Full-speed (FS) compatible PC cameracontro
標簽： Controller Camera Bridge eSP
上傳時間： 2013-06-06
上傳用戶：ice_qi
Reed-Solomon碼(簡稱RS碼)是一種具有很強糾正突發(fā)和隨機錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進后的Euclid算法和改進后的BM算法，針對改進后的BM算法提出了一種流水線結(jié)構(gòu)的譯碼器實現(xiàn)方案并改進了該算法的實現(xiàn)結(jié)構(gòu)，在譯碼器復(fù)雜度和譯碼延時上作了折衷，降低了譯碼器的復(fù)雜度并提高了譯碼器的最高工作頻率。在Xilinx公司的Virtex-Ⅱ系列FPGA上設(shè)計實現(xiàn)了RS(255,239)編譯碼器，證明了該方案的可行性。
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
USB(UniversalSerialBus，通用串行總線)作為一種新興的計算機外設(shè)總線標準，由于它有使用方便、真正的熱插拔、高性能和系統(tǒng)造價低廉等優(yōu)點，其迅速得到了大規(guī)模的應(yīng)用。同時，隨著電子技術(shù)的不斷發(fā)展與進步，基于EDA技術(shù)的芯片設(shè)計正在成為電子系統(tǒng)設(shè)計的主流。 本文首先簡述了USB協(xié)議；然后給出了基于USB、FPGA和51單片機通用的數(shù)字信號處理實驗平臺方案；接著詳細討論了串行AD、串行DA與FPGA，存儲器與FPGA，51與FPGA，PDIUSBD12與51等硬件模塊的設(shè)計；并對相應(yīng)模塊分別進行基于VHDL和C51的軟件設(shè)計；最后討論了USB驅(qū)動程序和相關(guān)動態(tài)連接庫的使用以及應(yīng)用程序的開發(fā)。 該通用的數(shù)字信號處理實驗平臺不僅可以進行完成AD采集數(shù)據(jù)、DA輸出、USB與PC機通信實驗，也還可以進行一些復(fù)雜的數(shù)字信號處理實驗，如濾波和譜分析等。
標簽： FPGA USB 實驗 系統(tǒng)開發(fā)
上傳時間： 2013-04-24
上傳用戶：wweqas
本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用，最后利用VHDL硬件描述語言在FPGA上實現(xiàn)了流水線處理的RS(255,223)譯碼器。 本課題實現(xiàn)的RS(255,223)硬件譯碼器的性能在國內(nèi)具有領(lǐng)先水平，對我國以后航天項目高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計有著很大的意義。
上傳時間： 2013-06-29
上傳用戶：gokk
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實現(xiàn)及FPGA原型驗證、和ASIC實現(xiàn)研究，包括從模型建立、算法仿真、各個模塊的RTL級設(shè)計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計中。 本文重點對嵌入式USB器件端處理器的FPGA實現(xiàn)作了研究。為了準確測試本處理器的運行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機的主機端。通過NI-VISA充當(dāng)軟件端，檢驗測試數(shù)據(jù)的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發(fā)技術(shù)進行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項式和錯誤值多項式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實現(xiàn)的改進的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗平臺，并在此試驗平臺上實現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
上傳時間： 2013-06-03
上傳用戶：lx9076
在arm平臺下，采集usb攝像頭，并保存為jpg格式的圖片。
上傳時間： 2013-07-31
上傳用戶：wang0123456789
USB耳機與音響電路原理圖,詳細的USB耳機與USB音響電路原理圖,工程開發(fā)的好項目.
上傳時間： 2013-06-30
上傳用戶：diertiantang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
