本白皮書(shū)介紹 Stratix V FPGA 是怎樣幫助用戶(hù)提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上,Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律,滿(mǎn)足更大的帶寬要求,以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過(guò) 28-Gbps 高功效收發(fā)器突破了帶寬限制,支持用戶(hù)使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中,部分重新配置功能還提高了靈活性。
標(biāo)簽: Stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間: 2013-10-30
上傳用戶(hù):luke5347
本資料是關(guān)于Altera公司 Stratix V GX FPGA開(kāi)發(fā)板電路圖的資料。資料包括開(kāi)發(fā)板原理圖、PCB圖。
標(biāo)簽: Stratix Altera FPGA GX
上傳時(shí)間: 2014-01-22
上傳用戶(hù):18707733937
全新賽靈思(Xilinx)FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列,Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前,先看看三個(gè)子系列芯片的介紹表,如下表1所示: 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過(guò)表1我們不難得出以下結(jié)論: 與上一代 FPGA相比,其功耗降低了50%,成本削減了35%,性能提高30%,占用面積縮減了50%,賽靈思FPGA芯片在升級(jí)中,功耗和性能平衡得非常好。
標(biāo)簽: Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間: 2013-10-27
上傳用戶(hù):comer1123
本文是關(guān)于 xilinx公司的7系列FPGA應(yīng)用指南。 xilinx公司的7系列FPGA包括3個(gè)子系列,Artix-7、 Kintex-7和Virtex-7。本資料就是對(duì)這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對(duì)比表
標(biāo)簽: xilinx FPGA 應(yīng)用指南
上傳時(shí)間: 2013-11-19
上傳用戶(hù):31633073
賽靈思ZYNQ-7000EPP系列開(kāi)辟新型器件先河
上傳時(shí)間: 2013-10-22
上傳用戶(hù):eastgan
賽靈思采用專(zhuān)為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu),讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
上傳時(shí)間: 2013-11-18
上傳用戶(hù):liaofamous
本白皮書(shū)介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面,其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗(28nm HPL 或 28 HPL)工藝的選擇。
上傳時(shí)間: 2013-10-27
上傳用戶(hù):giraffe
Virtex™-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL™) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件,Virtex-5 器件達(dá)到了比以往更高的系統(tǒng)性能水平。
上傳時(shí)間: 2013-10-29
上傳用戶(hù):long14578
XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時(shí)間: 2013-11-19
上傳用戶(hù):yyyyyyyyyy
賽靈思推出的三款全新產(chǎn)品系列不僅發(fā)揮了臺(tái)積電28nm 高介電層金屬閘 (HKMG) 高性能低功耗 (HPL) 工藝技術(shù)前所未有的功耗、性能和容量?jī)?yōu)勢(shì),而且還充分利用 FPGA 業(yè)界首款統(tǒng)一芯片架構(gòu)無(wú)與倫比的可擴(kuò)展性,為新一代系統(tǒng)提供了綜合而全面的平臺(tái)基礎(chǔ)。目前,隨著賽靈思 7 系列 (Virtex®-7、Kintex™-7 和Artix™-7 系列) 的推出,賽靈思將系統(tǒng)功耗、性?xún)r(jià)比和容量推到了全新的水平,這在很大程度上要?dú)w功于臺(tái)積電 28nm HKMG 工藝出色的性?xún)r(jià)比優(yōu)勢(shì)以及芯片和軟件層面上的設(shè)計(jì)創(chuàng)新。結(jié)合業(yè)經(jīng)驗(yàn)證的 EasyPath™成本降低技術(shù),上述新系列產(chǎn)品將為新一代系統(tǒng)設(shè)計(jì)人員帶來(lái)無(wú)與倫比的價(jià)值
標(biāo)簽: Virtex Kintex Artix FPGA
上傳時(shí)間: 2013-11-15
上傳用戶(hù):chenhr
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1