女一区二区三区,久久九九久精品国产免费直播,亚洲欧美综合v

VERILOG

VERILOGHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。[1]

I2C總線串行數(shù)據(jù)接口的VERILOG 實現(xiàn)

本文介紹了I2C總線規(guī)范，并根據(jù)該規(guī)范對I2C進行模塊化設(shè)計，用VERILOG HDL 語言對每個模塊進行具體描述，并通過模塊之間的調(diào)用，基本實現(xiàn)了I2C的主機從機的發(fā)送和接收功能。關(guān)

標簽： VERILOG I2C 總線串行數(shù)據(jù)

上傳時間： 2013-04-24

上傳用戶：kgylah
VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程VERILOG HDL

標簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

上傳時間： 2013-07-20

上傳用戶：FFAN
VERILOG入門

VERILOG入門教程，絕對超值剛起步的人可以來看看

標簽： VERILOG

上傳時間： 2013-05-29

上傳用戶：siguazgb
基于VERILOG HDL設(shè)計的多功能數(shù)字鐘

本文利用VERILOG HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點，并通過Altera QuartusⅡ 4.1 和ModelSim

標簽： VERILOG HDL 多功能數(shù)字

上傳時間： 2013-07-21

上傳用戶：ve3344
基于FPGA的中值濾波VERILOG程序

運用VERILOG語言來實現(xiàn)在FPGA的中值濾波

標簽： VERILOG FPGA 中值濾波程序

上傳時間： 2013-08-04

上傳用戶：yd19890720
VERILOG十大基本功

熟練掌握VERILOG HDL的十大基本功

標簽： VERILOG

上傳時間： 2013-05-18

上傳用戶：familiarsmile
視頻圖像采集VERILOG HDl源程序

：視頻圖像采集VERILOG HDl源程序，視頻解碼芯片部分的，可以供參考

標簽： VERILOG HDl 視頻圖像源程序

上傳時間： 2013-04-24

上傳用戶：koulian
介紹配置曼徹斯特編碼器譯碼器的VHDL和VERILOG源代碼

This application note provides a functional des cription of VHDL and VERILOG source code for a

標簽： VERILOG VHDL 曼徹斯特編碼器

上傳時間： 2013-07-04

上傳用戶：李夢晗
周立功VERILOG精華

周立功VERILOG精華教程，歡迎下載學習用

標簽： VERILOG

上傳時間： 2013-08-04

上傳用戶：tedo811
VHDL和VERILOG轉(zhuǎn)換軟件

這是一款相當不錯的VHDL和VERILOG轉(zhuǎn)換軟件，希望對大家有所幫助。

標簽： VERILOG VHDL 轉(zhuǎn)換軟件

上傳時間： 2013-05-28

上傳用戶：www240697738

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG

I2C總線串行數(shù)據(jù)接口的VERILOG 實現(xiàn)

VERILOG HDL 數(shù)字系統(tǒng)設(shè)計

VERILOG入門

基于VERILOG HDL設(shè)計的多功能數(shù)字鐘

基于FPGA的中值濾波VERILOG程序

VERILOG十大基本功

視頻圖像采集VERILOG HDl源程序

介紹配置曼徹斯特編碼器譯碼器的VHDL和VERILOG源代碼

周立功VERILOG精華

VHDL和VERILOG轉(zhuǎn)換軟件