亚洲精品欧美一区二区三区,黄色国产精品,中文字幕亚洲专区

VERILOG

VERILOGHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。[1]

fpga-jpeg-VERILOG在fpga平臺使用VERILOG語言進行jpeg算法實現(xiàn)

fpga-jpeg-VERILOG在fpga平臺使用VERILOG語言進行jpeg算法實現(xiàn)

標簽： fpga-jpeg-VERILOG VERILOG fpga jpeg

上傳時間： 2013-08-28

上傳用戶：zoudejile
VERILOG實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊

VERILOG實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。

標簽： VERILOG DDS 正弦信號發(fā)生器模塊

上傳時間： 2013-08-28

上傳用戶：asdfasdfd
VERILOG HDL 編寫的PWM

VERILOG HDL 編寫的PWM，是初學CPLD者入門Z資源，epm7128stc100-10

標簽： VERILOG HDL PWM 編寫

上傳時間： 2013-08-30

上傳用戶：aa54
dds設(shè)計，生成多種波形，VERILOG語言

dds設(shè)計，花了一個星期做的,VERILOG寫的，可生成多種波形，頻率范圍可上M,性能不錯。

標簽： VERILOG dds 波形語言

上傳時間： 2013-08-30

上傳用戶：wentianyou
用VERILOG實現(xiàn)基于FPGA的通用分頻器

用VERILOG實現(xiàn)基于FPGA的通用分頻器

標簽： VERILOG FPGA 分頻器

上傳時間： 2013-08-30

上傳用戶：xingyuewubian
VERILOG 編寫的I2c協(xié)議程序

VERILOG 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM

標簽： VERILOG I2c 編寫協(xié)議

上傳時間： 2013-08-31

上傳用戶：csgcd001
實現(xiàn)音樂播放的FPGA的實驗源碼（VERILOG語言）

這是一個FPGA的實驗源碼，可以實現(xiàn)對一段音樂的播放。用VERILOG語言編寫的，對初學者會有一定的幫助。

標簽： VERILOG FPGA 音樂播放實驗

上傳時間： 2013-09-01

上傳用戶：13215175592
基于VERILOG HDL語言的FPGA源程序

本原碼是基于VERILOG HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

標簽： VERILOG FPGA HDL 語言

上傳時間： 2013-09-01

上傳用戶：1417818867
采用VERILOG語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

采用VERILOG語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

標簽： VERILOG FPGA 語言控制

上傳時間： 2013-09-01

上傳用戶：喵米米米
pc104接口的VERILOG代碼

pc104接口的VERILOG代碼，僅供參考

標簽： VERILOG 104 pc 接口

上傳時間： 2013-09-03

上傳用戶：chukeey

主站蜘蛛池模板：毕节市| 文成县| 卓资县| 万载县| 嵩明县| 太白县| 马山县| 阳高县| 济阳县| 奈曼旗| 杨浦区| 济阳县| 牙克石市| 罗田县| 瑞昌市| 郸城县| 扎赉特旗| 大英县| 南江县| 廊坊市| 天峨县| 霍邱县| 怀安县| 涟源市| 达州市| 鄂伦春自治旗| 东阳市| 金阳县| 西宁市| 宁波市| 石门县| 新绛县| 华阴市| 辽阳县| 察隅县| 广南县| 绥棱县| 宁晋县| 新乡县| 翁牛特旗| 遵化市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG

fpga-jpeg-VERILOG在fpga平臺使用VERILOG語言進行jpeg算法實現(xiàn)

VERILOG實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊

VERILOG HDL 編寫的PWM

dds設(shè)計，生成多種波形，VERILOG語言

用VERILOG實現(xiàn)基于FPGA的通用分頻器

VERILOG 編寫的I2c協(xié)議程序

實現(xiàn)音樂播放的FPGA的實驗源碼（VERILOG語言）

基于VERILOG HDL語言的FPGA源程序

采用VERILOG語言,實現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

pc104接口的VERILOG代碼