用VERIOLG寫的數(shù)字鐘實驗,具有定點報時,閏年判斷,年月日顯示,下載平臺為spantan3s400。有詳細注解。適合verilog學習
標簽: VERIOLG 數(shù)字 實驗
上傳時間: 2014-01-06
上傳用戶:hphh
DDS調(diào)試心得,VERIOLG 各HDL和VHDL語言的DDS調(diào)試方法
標簽: DDS VERIOLG VHDL HDL
上傳時間: 2014-12-01
上傳用戶:BIBI
從大寫和小寫的兩個字符流里檢測出需要的字符,之后輸出
標簽: 字符檢測 VERIOLG 狀態(tài)機
上傳時間: 2015-05-07
上傳用戶:radicel
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1