相 關(guān) 資 源

• DDS調(diào)試心得,VERIOLG 各HDL和VHDL語言的DDS調(diào)試方法免費下載

  資源簡介：DDS調(diào)試心得,VERIOLG 各HDL和VHDL語言的DDS調(diào)試方法

  標簽： DDS VERIOLG VHDL HDL

  上傳時間： 2014-12-01

  上傳用戶：BIBI

• 用VHDL進行的DDS系統(tǒng)設(shè)計免費下載

  資源簡介：用VHDL進行的DDS系統(tǒng)設(shè)計，包括鍵盤輸入和ＬＣＤ顯示，編譯通過了

  標簽： VHDL DDS 系統(tǒng)設(shè)計

  上傳時間： 2014-01-22

  上傳用戶：戀天使569

• 摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設(shè)計中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實例．免費下載

  資源簡介：摘要 探討了IP 核的驗證與測試的方法及其和 VHDL語言在 IC 設(shè)計中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實例．

  標簽： RISC8 VHDL CPU IC

  上傳時間： 2014-07-11

  上傳用戶：lunshaomo

• 拿verilog和VHDL編寫的串口通信代碼(可綜合)免費下載

  資源簡介：拿verilog和VHDL編寫的串口通信代碼(可綜合)

  標簽： verilog VHDL 編寫 串口通信

  上傳時間： 2015-08-22

  上傳用戶：bcjtao

• 用VHDL實現(xiàn)的DDS免費下載

  資源簡介：用VHDL實現(xiàn)的DDS，可輸出正弦、余弦波形。將所有文件放在一個工程文件里，再分別生存模塊，按原理圖連接及可

  標簽： VHDL DDS

  上傳時間： 2014-07-27

  上傳用戶：moshushi0009

• 用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計，采用正弦RAM表，可實現(xiàn)頻率可控的正弦數(shù)字信號，編譯、仿真通過。

  標簽： VHDL DDS 語言 數(shù)字頻率合成器

  上傳時間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器免費下載

  資源簡介：在EDA開發(fā)軟件QuartusII上利用VHDL語言實現(xiàn)DDS信號發(fā)生器，芯片是Altera公司的

  標簽： QuartusII VHDL EDA DDS

  上傳時間： 2015-11-03

  上傳用戶：Breathe0125

• 用51和 FPGA實現(xiàn)的 DDS的程序免費下載

  資源簡介：用51和 FPGA實現(xiàn)的 DDS的程序

  標簽： FPGA DDS 程序

  上傳時間： 2013-12-17

  上傳用戶：cursor

• 經(jīng)典的浮點運算VHDL源代碼,是FPGA開發(fā)和VHDL學(xué)習(xí)的好資料!免費下載

  資源簡介：經(jīng)典的浮點運算VHDL源代碼,是FPGA開發(fā)和VHDL學(xué)習(xí)的好資料!

  標簽： VHDL FPGA 浮點運算 源代碼

  上傳時間： 2016-01-02

  上傳用戶：lhw888

• 一個直接數(shù)字頻率合成的查表程序,VHDL語言,使用7128調(diào)試通過免費下載

  資源簡介：一個直接數(shù)字頻率合成的查表程序,VHDL語言,使用7128調(diào)試通過

  標簽： VHDL 7128 數(shù)字頻率合成 查表程序

  上傳時間： 2013-12-25

  上傳用戶：youth25

• 基于颶風(fēng)1 fpga 和stc單片機的DDS信號源 程序是自己些的 能用 最大頻率是2M免費下載

  資源簡介：基于颶風(fēng)1 fpga 和stc單片機的DDS信號源 程序是自己些的 能用 最大頻率是2M

  標簽： fpga DDS stc 單片機

  上傳時間： 2013-12-28

  上傳用戶：Ants

• 用VHDL書寫的DDS程序 里面有詳細的注解免費下載

  資源簡介：用VHDL書寫的DDS程序 里面有詳細的注解

  標簽： VHDL DDS 程序

  上傳時間： 2014-01-13

  上傳用戶：wcl168881111111

• 本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設(shè)計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠,維護和升級都十分方便,具有較好的應(yīng)用前景免費下載

  資源簡介：本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設(shè)計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠,維護和升級都十分方便,具有較好的應(yīng)用前景

  標簽： VHDL PLUS EDA MAX

  上傳時間： 2016-07-20

  上傳用戶：咔樂塢

• VHDL語言的UART串行接口芯片程序,包括數(shù)據(jù)接收器、數(shù)據(jù)發(fā)送器和波特率發(fā)生器等。免費下載

  資源簡介：VHDL語言的UART串行接口芯片程序,包括數(shù)據(jù)接收器、數(shù)據(jù)發(fā)送器和波特率發(fā)生器等。

  標簽： VHDL UART 數(shù)據(jù) 語言

  上傳時間： 2016-08-17

  上傳用戶：jennyzai

• 乘法器的VHDL語言描述.本人調(diào)試已經(jīng)通過免費下載

  資源簡介：乘法器的VHDL語言描述.本人調(diào)試已經(jīng)通過

  標簽： VHDL 乘法器 語言 調(diào)試

  上傳時間： 2013-12-17

  上傳用戶：skhlm

• 在quartus軟件下用VHDL語言實現(xiàn)DDS免費下載

  資源簡介：在quartus軟件下用VHDL語言實現(xiàn)DDS，可產(chǎn)生正弦，余弦，方波，三角波以及鋸齒波。

  標簽： quartus VHDL DDS 軟件

  上傳時間： 2013-12-27

  上傳用戶：WMC_geophy

• 用VHDL實現(xiàn)的DDS邏輯免費下載

  資源簡介：用VHDL實現(xiàn)的DDS邏輯，大家可以參考下

  標簽： VHDL DDS 邏輯

  上傳時間： 2013-12-16

  上傳用戶：徐孺

• 基于VHDL+FPGA的DDS信號發(fā)生設(shè)計免費下載

  資源簡介：基于VHDL+FPGA的DDS信號發(fā)生設(shè)計，已經(jīng)通過調(diào)式

  標簽： VHDL FPGA DDS 信號發(fā)生

  上傳時間： 2016-11-02

  上傳用戶：aa17807091

• SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的）免費下載

  資源簡介：SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的）

  標簽： verilog VHDL SPI 串口

  上傳時間： 2014-01-24

  上傳用戶：sssl

• 這是一個用VHDL語言實現(xiàn)DDS的例子免費下載

  資源簡介：這是一個用VHDL語言實現(xiàn)DDS的例子，已在quartusII里調(diào)通并可以下載到實驗箱上，功能正確

  標簽： VHDL DDS 語言

  上傳時間： 2014-01-21

  上傳用戶：xsnjzljj

• 一個基于VHDL語言的8位SD卡讀取程序。含有源代碼和說明免費下載

  資源簡介：一個基于VHDL語言的8位SD卡讀取程序。含有源代碼和說明

  標簽： VHDL 8位 SD卡 語言

  上傳時間： 2014-09-06

  上傳用戶：xiaodu1124

• verilog 和VHDL實現(xiàn)的can總線接口代碼免費下載

  資源簡介：verilog 和VHDL實現(xiàn)的can總線接口代碼

  標簽： verilog VHDL can 總線接口

  上傳時間： 2014-01-16

  上傳用戶：xhz1993

• 關(guān)于SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的）免費下載

  資源簡介：關(guān)于SPI串口的內(nèi)核實現(xiàn)（分別使用verilog和VHDL語言描述的），適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標簽： spi 串口 verilog

  上傳時間： 2022-05-17

  上傳用戶：

• AVR 單片機和C語言的集成開發(fā)環(huán)境免費下載

  資源簡介：AVR 單片機和C語言的集成開發(fā)環(huán)境 ICCAVR編譯器簡介 ICCAVR是一個綜合了編輯器和工程管理器的集成開發(fā)環(huán)境（IDE），是一個純32位的程序，可在Windows 95/98/ME/NT/2000/XP下運行。? 源文件全部被組織在工程之中，文件的編輯和工程的構(gòu)筑也在IDE的環(huán)境中完成...

  標簽： AVR 單片機 C語言 集成開發(fā)環(huán)境

  上傳時間： 2013-10-30

  上傳用戶：pkkkkp

• 《VDHL硬件描述語言與數(shù)字邏輯》 ——————電子工程師必備知識 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計概述 第二章 VHDL語言程序的基本結(jié)構(gòu) 第三章 VHDL語言的數(shù)據(jù)類免費下載

  資源簡介：《VDHL硬件描述語言與數(shù)字邏輯》 ——————電子工程師必備知識 西安電子科技大學(xué)出版社出版 第一章 數(shù)字系統(tǒng)硬件設(shè)計概述 第二章 VHDL語言程序的基本結(jié)構(gòu) 第三章 VHDL語言的數(shù)據(jù)類型及運算操作符 第四章 VHDL語言構(gòu)造體的描述方式 第五章 VHDL語言...

  標簽： VHDL VDHL 硬件描述語言 數(shù)字邏輯

  上傳時間： 2013-12-30

  上傳用戶：皇族傳媒

• 講述了VHDL語言的基本應(yīng)用免費下載

  資源簡介：講述了VHDL語言的基本應(yīng)用，軟件的基本功能和使用方法，以及數(shù)字電路設(shè)計的相關(guān)資料

  標簽： VHDL 語言

  上傳時間： 2013-12-25

  上傳用戶：kr770906

• 基于eda中VHDL語言的一位全加器的設(shè)計免費下載

  資源簡介：基于eda中VHDL語言的一位全加器的設(shè)計，詳細的設(shè)計過程和實驗現(xiàn)象，相互學(xué)習(xí)

  標簽： VHDL eda 語言 全加器

  上傳時間： 2014-01-15

  上傳用戶：baiom

• 基于VHDL語言的電機設(shè)計免費下載

  資源簡介：基于VHDL語言的電機設(shè)計，內(nèi)含詳細的設(shè)計過程和具體的實驗現(xiàn)象。

  標簽： VHDL 語言 電機設(shè)計

  上傳時間： 2013-11-30

  上傳用戶：qazxsw

• 這些是我在學(xué)習(xí)VHDL語言的過程中免費下載

  資源簡介：這些是我在學(xué)習(xí)VHDL語言的過程中，自己試驗過的以及自己編的一些程序，希望上傳和大家分享一下，共同進步！謝謝！

  標簽： VHDL 語言 過程

  上傳時間： 2016-12-27

  上傳用戶：84425894

• VHDL語言的ADDA（模數(shù)數(shù)模置換）控制免費下載

  資源簡介：VHDL語言的ADDA（模數(shù)數(shù)模置換）控制，用于程控交換機功能，與DSP和ADDA芯片配合

  標簽： VHDL ADDA 語言 模數(shù)

  上傳時間： 2017-03-03

  上傳用戶：stvnash