<strike id="4o2mg"></strike>
《信號完整性分析》經(jīng)典的書籍。值得收藏。外文翻譯版。
上傳時間： 2013-07-10
上傳用戶：fsypc
手機射頻電路原理分析, 隨著電路集成技術(shù)日新月異的發(fā)展，射頻電路也趨向于集成化、模塊化，這對于小型化移動終端的開發(fā)、應(yīng)用是特別有利的。
上傳時間： 2013-04-24
上傳用戶：axe2010
密集型的矩陣運算在信號處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實時運算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運算的高速實現(xiàn)方法是很有意義的。FPGA的運算速度快并且可以并行運算，和其它矩陣運算的實現(xiàn)方式相比，F(xiàn)PGA有其獨特的優(yōu)勢。本文主要設(shè)計并實現(xiàn)了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理，接著討論了FPGA浮點運算單元的VHDL設(shè)計方法，在此基礎(chǔ)上，設(shè)計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊，給出矩陣階數(shù)擴大時各種矩陣運算的分塊實現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運算精度、時間復(fù)雜度和資源占用情況，在Virtex-4系列FPGA硬件平臺上進(jìn)行了調(diào)試和測試，并通過USB接口將矩陣運算結(jié)果送入PC機，驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達(dá)信號中的應(yīng)用作了簡單介紹。
上傳時間： 2013-06-08
上傳用戶：小楓殘月
本文以研究嵌入式微處理器為主，自主地設(shè)計了能夠運行MCS-51系列單片機指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設(shè)計與實現(xiàn)；研究了控制單元的實現(xiàn)方法和基于全局狀態(tài)機的設(shè)計理論，采用硬件描述語言完成了對各個控制線的相關(guān)設(shè)計與實現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴展性大大地增強。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設(shè)計作了詳細(xì)的介紹。本文在最后對已實現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計要求，實現(xiàn)了設(shè)計目標(biāo)。
上傳時間： 2013-05-20
上傳用戶：2525775
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術(shù)無可比擬的優(yōu)越性，已成為業(yè)界公認(rèn)的現(xiàn)代無線電通信技術(shù)的發(fā)展方向。理想的軟件無線電系統(tǒng)強調(diào)體系結(jié)構(gòu)的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結(jié)構(gòu)和功能。目前，直接對射頻(RF)進(jìn)行采樣的技術(shù)尚未實現(xiàn)普及的產(chǎn)品化，而用數(shù)字變頻器在中頻進(jìn)行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經(jīng)插值或抽取濾波，其結(jié)果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應(yīng)改變，以供后續(xù)模塊做進(jìn)一步處理。數(shù)字變頻器在發(fā)射設(shè)備和接收設(shè)備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設(shè)備的關(guān)鍵部什。大規(guī)模可編程邏輯器件的應(yīng)用為現(xiàn)代通信系統(tǒng)的設(shè)計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設(shè)計是深受廣大設(shè)計人員歡迎的設(shè)計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進(jìn)行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當(dāng)介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進(jìn)算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進(jìn)行了EDA仿真。 第三章介紹了變速率采樣技術(shù)，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進(jìn)行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進(jìn)行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進(jìn)行了EDA仿真，最后簡要介紹了FIR的多相結(jié)構(gòu)。 第五章對數(shù)字下變頻器系統(tǒng)進(jìn)行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應(yīng)用中的一個實例，給出了測試結(jié)果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應(yīng)的VHDL程序收錄在本文最后的附錄中，希望對從事該領(lǐng)域設(shè)計的技術(shù)人員具有一定參考價值。
標(biāo)簽： FPGA 軟件無線電 數(shù)字下變頻
上傳時間： 2013-06-30
上傳用戶：huannan88
當(dāng)今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時間： 2013-06-24
上傳用戶：liuchee
目前，數(shù)字信號處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語音與圖像處理等領(lǐng)域，信號處理算法理論己趨于成熟，但其具體硬件實現(xiàn)方法卻值得探討。FPGA是近年來廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點，大大推動了數(shù)字系統(tǒng)設(shè)計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設(shè)計周期、提高了設(shè)計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應(yīng)用。本文對FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點，把FPGA作為整個數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究內(nèi)容如下： FPGA的單片系統(tǒng)研究。針對數(shù)據(jù)采集與處理，對FPGA進(jìn)行選型，設(shè)計了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個控制系統(tǒng)分為三個部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊。 多通道采樣控制模塊的設(shè)計。利用4片AD7506和一片AD7862對64路模擬量進(jìn)行周期采樣，分別設(shè)計了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計。FFT算法在數(shù)字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現(xiàn)結(jié)構(gòu)，提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想，給出了總體實現(xiàn)框圖。分別設(shè)計了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運算單元，存儲器，控制器，并分別進(jìn)行了仿真。重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機控制器成功地對各個模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲控制模塊的設(shè)計。利用閃存芯片K9K1G08UOA對采集處理后的數(shù)據(jù)進(jìn)行存儲，設(shè)計了FPGA與閃存的硬件連接，設(shè)計了存儲控制模塊。 本文對FFT算法的硬件實現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點，把整個系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲控制模塊進(jìn)行設(shè)計和仿真。設(shè)計采用VHDL編寫程序的源代碼。仿真測試結(jié)果表明，此FPGA單片系統(tǒng)可完成對實時信號的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時間： 2013-04-24
上傳用戶：362279997
JPEG 2000是為適應(yīng)不斷發(fā)展的圖像壓縮應(yīng)用而出現(xiàn)的新的靜止圖像壓縮標(biāo)準(zhǔn)，小波變換是JEPG 2000核心算法之一。小波變換是一種可達(dá)到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領(lǐng)域得到廣泛的應(yīng)用。通過提升的方法很容易構(gòu)造一般的整數(shù)小波變換，由于圖像一般用位數(shù)較低的整數(shù)表示，整數(shù)小波變換可以將為整數(shù)序列的圖像矩陣映射成整數(shù)小波系數(shù)矩陣，這就大大簡化了小波變換的硬件電路設(shè)計。在當(dāng)今數(shù)字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領(lǐng)域的應(yīng)用已經(jīng)成為當(dāng)今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據(jù)JPEG 2000推薦無損提升小波算法和有損提升小波算法，設(shè)計圖像壓縮系統(tǒng)的小波變換模塊。主要工作如下： 第一部分介紹了傳統(tǒng)小波分析理論和提升小波分析理論。包括連續(xù)小波時頻局域性的特征，離散小波變換系數(shù)的意義，多分辨分析引出的構(gòu)造小波基的系統(tǒng)方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構(gòu)造方法，并介紹了數(shù)字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構(gòu)造小波基以及傳統(tǒng)小波變換的提升實現(xiàn)，討論了整數(shù)小波變換。 第二部分介紹了FPGA結(jié)構(gòu)及其設(shè)計流程。介紹了FPGA/CPLD器件的特征、發(fā)展趨勢及FPGA/CPLD基本結(jié)構(gòu)，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結(jié)構(gòu)特點，以及Xilinx的FPGA開發(fā)軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內(nèi)容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設(shè)計和二維變換模塊設(shè)計。一維提升小波變換模塊采用兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的串行流水線結(jié)構(gòu)和高速高功耗的并行陣列結(jié)構(gòu)。同樣，二維小波變換模塊也采用了兩種不同的電路結(jié)構(gòu)進(jìn)行設(shè)計-低速低功耗的折疊結(jié)構(gòu)和高速高功耗的串行結(jié)構(gòu)。 文章對提升小波變換的FPGA實現(xiàn)中的大量細(xì)節(jié)問題進(jìn)行了討論，給出了每種結(jié)構(gòu)提升小波變換模塊的電路原理圖，并對原理圖進(jìn)行了仿真測試，仿真測試結(jié)果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應(yīng)領(lǐng)域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號通過D/A轉(zhuǎn)換形成模擬量形式的信號的合成技術(shù)。主要是利用高速存儲器作查尋表，然后通過高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個典型的DDS系統(tǒng)應(yīng)包括以下三個部分：相位累加器可以時鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號。 現(xiàn)場可編程門陣列(FPGA)設(shè)計靈活、速度快，在數(shù)字專用集成電路的設(shè)計中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來實現(xiàn)一個DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識如結(jié)構(gòu)特點、開發(fā)流程、使用工具等；隨后介紹了利用FPGA實現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點介紹DDS技術(shù)在FPGA中的實現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價比，電路結(jié)構(gòu)簡單等特點；接著對輸出信號頻譜進(jìn)行了分析，特別是對信號的相位截斷誤差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實物照片和測試結(jié)果，并對此作了一定的分析。
上傳時間： 2013-07-05
上傳用戶：suxuan110425
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制，對于生物生存生長，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費電子產(chǎn)品和專用設(shè)備等各個領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調(diào)理，模數(shù)轉(zhuǎn)換及恒溫器等功能全都會增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能，并以其低廉的價格迅速地占據(jù)了市場。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一，它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線，允許在同一根導(dǎo)線上掛接多個控制對象，形成多點一線總線測控系統(tǒng)。布線施工方便，成本低廉。其二，線路上傳送的是數(shù)字信號，所受干擾和損耗小，性能好。本課題旨在分析和設(shè)計基于數(shù)字化一線總線技術(shù)的溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器，用于傳感器和上位機的連接，并采用Microsoft公司的Visual C++作為開發(fā)平臺，運用MSComm控件進(jìn)行串口通信，進(jìn)行命令的發(fā)送和接收。
上傳時間： 2013-04-24
上傳用戶：fyerd
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
