EDA技術(shù)培訓(xùn)與VHDL之實(shí)用電路模塊設(shè)計(jì)
標(biāo)簽： VHDL EDA 實(shí)用電路 模塊設(shè)計(jì)
上傳時(shí)間： 2013-06-14
上傳用戶：dancnc
VHDL深入教程
上傳時(shí)間： 2013-07-27
上傳用戶：lishuoshi1996
伴隨高速DSP技術(shù)的廣泛應(yīng)用，實(shí)時(shí)快速可靠地進(jìn)行數(shù)字信號處理成為用戶追求的目標(biāo)。同時(shí)，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實(shí)現(xiàn)數(shù)字信號實(shí)時(shí)快速可靠處理有了新的途徑。 FIR濾波器是數(shù)字信號處理中常用部件，它的最大優(yōu)點(diǎn)在于：設(shè)計(jì)任何幅頻特性時(shí)，可以具有嚴(yán)格的線性相位，這一點(diǎn)對數(shù)字信號的實(shí)時(shí)處理非常關(guān)鍵。 FPGA是常用的可編程器件，它所具有的查找表結(jié)構(gòu)非常適用于實(shí)現(xiàn)實(shí)時(shí)快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關(guān)的特點(diǎn)，使得使用VHDL語言基于FPGA芯片實(shí)現(xiàn)FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數(shù)字濾波器實(shí)現(xiàn)進(jìn)行了研究，并設(shè)計(jì)了一個(gè)16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數(shù)字濾波器的基本理論為依據(jù)，使用分布式算法作為濾波器的硬件實(shí)現(xiàn)算法，并對其進(jìn)行了詳細(xì)的討論。針對分布式算法中查找表規(guī)模過大的缺點(diǎn)，采用多塊查找表的方式減小硬件規(guī)模。 2.在設(shè)計(jì)中采用了自頂向下的層次化、模塊化的設(shè)計(jì)思想，將整個(gè)濾波器劃分為多個(gè)模塊，利用VHDL語言的描述方法進(jìn)行了各個(gè)功能模塊的設(shè)計(jì)，最終完成了FIR數(shù)字濾波器的系統(tǒng)設(shè)計(jì)。 3.采用FLEX10K系列器件實(shí)現(xiàn)一個(gè)16階的FIR低通濾波器的設(shè)計(jì)實(shí)例，用MAX+PLUSII軟件進(jìn)行了仿真，并用MATLAB對仿真結(jié)果進(jìn)行了分析，證明所設(shè)計(jì)的FIR數(shù)字濾波器功能正確。 仿真結(jié)果表明，本論文所設(shè)計(jì)的FIR濾波器硬件規(guī)模較小，采樣率達(dá)到了17.73MHz。同時(shí)只要將查找表進(jìn)行相應(yīng)的改動，就能分別實(shí)現(xiàn)低通、高通、帶通FIR濾波器，體現(xiàn)了設(shè)計(jì)的靈活性。
上傳時(shí)間： 2013-04-24
上傳用戶：zdluffy
VHDL流水燈程序，初學(xué)者們可以下載，學(xué)習(xí)學(xué)習(xí)
上傳時(shí)間： 2013-04-24
上傳用戶：user08x
VHDL實(shí)用教程[完整版]_潘松_PDF高清
上傳時(shí)間： 2013-04-24
上傳用戶：Zxcvbnm
在Quartus II 9.0環(huán)境下編寫的VHDL代碼，實(shí)現(xiàn)二分頻、三分頻、四分頻功能。
上傳時(shí)間： 2013-04-24
上傳用戶：哈哈hah
教會如何使用VHDL語言，下載它，你可以更好的了解學(xué)習(xí)VHDL語言
上傳時(shí)間： 2013-05-30
上傳用戶：奈雁歸dxh
EDA課程設(shè)計(jì)報(bào)告(交通信號控制器的VHDL的設(shè)計(jì))，vhdl語言！！1
標(biāo)簽： VHDL EDA 報(bào)告 交通信號
上傳時(shí)間： 2013-06-23
上傳用戶：壞壞的華仔
本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運(yùn)算單元的電路模塊的設(shè)計(jì)與實(shí)現(xiàn)；研究了控制單元的實(shí)現(xiàn)方法和基于全局狀態(tài)機(jī)的設(shè)計(jì)理論，采用硬件描述語言完成了對各個(gè)控制線的相關(guān)設(shè)計(jì)與實(shí)現(xiàn)。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實(shí)現(xiàn)方式，基于此種方式形成的譯碼電路還能夠?qū)崿F(xiàn)更為復(fù)雜的CISC指令。 本系統(tǒng)采用分模塊的設(shè)計(jì)方式，把具有相同功能的邏輯電路集中到一個(gè)框圖里，使得系統(tǒng)的可移植性大大地提高。系統(tǒng)還采用層次框圖的設(shè)計(jì)方式，把明顯地具有主從關(guān)系的電路放在不同的層次里，這也使得系統(tǒng)模塊功能的可擴(kuò)展性大大地增強(qiáng)。內(nèi)部邏輯共分為數(shù)據(jù)存儲器模塊；程序存儲器模塊；時(shí)序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個(gè)部分，文中對各個(gè)模塊的設(shè)計(jì)作了詳細(xì)的介紹。本文在最后對已實(shí)現(xiàn)的部分典型指令進(jìn)行了邏輯仿真測試，測試結(jié)果表明，本文所設(shè)計(jì)的MCU系統(tǒng)能夠如預(yù)期地執(zhí)行相應(yīng)的指令。在指令執(zhí)行的過程中，相應(yīng)寄存器和總線上的值也均符合設(shè)計(jì)要求，實(shí)現(xiàn)了設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-06-05
上傳用戶：金宜
給用戶提供了FFT的VHDL源代碼下載，可供用戶來參考學(xué)習(xí)
上傳時(shí)間： 2013-06-03
上傳用戶：zaizaibang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
