欧美成人亚洲成人,亚洲国产精品久久久久秋霞影院 ,亚洲精品乱码久久久久久黑人

VHDL-CPLD

本設計中選用目前應用較廣泛的VHDL硬件電路描述語言

本設計中選用目前應用較廣泛的VHDL硬件電路描述語言，實現對路口交通燈系統的控制器的硬件電路描述，通過編譯、仿真，并下載到CPLD器件上進行編程制作，實現交通燈系統的控制過程。EDA技術是用于電子產品設計中比較先進的技術，可以代替設計者完成電子系統設計中的大部分工作，而且可以直接從程序中修改錯誤及系統功能而不需要硬件電路的支持，既縮短了研發周期，又大大節約了成本，受到了電子工程師的青睞。實現路口交通燈系統的控制方法很多，可以用標準邏輯器件、可編程序控制器PLC、單片機等方案來實現。但是這些控制方法的功能修改及調試都需要硬件電路的支持，在一定程度上增加了功能修改及系統調試的困難。因此，在設計中采用EDA技術，應用目前廣泛應用的VHDL硬件電路描述語言，實現交通燈系統控制器的設計，利用MAXPLUSⅡ集成開發環境進行綜合、仿真，并下載到CPLD可編程邏輯器件中，完成系統的控制作用。

標簽： VHDL 硬件電路描述語言

上傳時間： 2014-12-05

上傳用戶：lhc9102
SX-CPLD/FPGA 數字邏輯電路設計實驗儀 SX-CPLD/FPGA 數字邏輯電路設計實驗儀產品介紹 1.利用CPLD/FPGA 提供的軟硬件開發環境學習最新邏輯IC

SX-CPLD/FPGA 數字邏輯電路設計實驗儀 SX-CPLD/FPGA 數字邏輯電路設計實驗儀產品介紹 1.利用CPLD/FPGA 提供的軟硬件開發環境學習最新邏輯IC 設計，以取代TTL/CMOS 復雜的硬件設計。 2.可使用電路繪圖法、ABEL 語言、波形圖和數字硬件描述語言法(VHDL/AHDL)來開發電路。 3.CPLD/ FPGA 提供引腳可任意設定,故作測試實驗時不需要做硬件連接,可節省大量連線焊接時間,快速學習軟硬件的運用。 4.CPLD/ FPGA 每一I/O Pin 皆有邏輯狀態監視器，以便迅速了解每一引腳狀態。 5.清楚標示每一管腳的腳位，易于觀察和測量。 6.使用并口在開發系統下直接下載。 7.可在線將CPLD/ FPGA 程序到FLASH ROM，實驗儀可獨立運行，適合大學生EDA 電子競賽。 8.可做8051 和CPLD/ FPGA 的組合電路實驗。 9.適用于WINDOWS95/98/NT/2000/XP 操作系統。 10.數萬門的現場可編程芯片讓設計所思即所得。

標簽： FPGA SX-CPLD CPLD 數字邏輯

上傳時間： 2016-03-14

上傳用戶：671145514
cpld

cpld，環境是quartusii中vhdl語言開發7279讀寫鍵盤程序

標簽： cpld

上傳時間： 2013-12-18

上傳用戶：13681659100
使用VHDL語言寫的一些奇次和偶次分頻源程序

使用VHDL語言寫的一些奇次和偶次分頻源程序，在使用CPLD/FPGA的過程中有一定的參考價值

標簽： VHDL 語言分頻源程序

上傳時間： 2013-12-18

上傳用戶：stvnash
一個用vhdl語言（硬件描述語言）編寫的fft實現程序。fft用途很廣

一個用vhdl語言（硬件描述語言）編寫的fft實現程序。fft用途很廣，該程序可以在cpld或fpga等硬件上實現，軟件壞境為maxplus10.0及以上或quartus2。

標簽： fft vhdl 語言硬件描述語言

上傳時間： 2016-04-15

上傳用戶：nairui21
基于FPGA/CPLD

基于FPGA/CPLD，采用VHDL語言的曼徹斯特的編解碼實現。還包含曼徹斯特碼的說明文檔。

標簽： FPGA CPLD

上傳時間： 2013-12-30

上傳用戶：515414293
VHDL書寫VGA源碼

VHDL書寫VGA源碼，可用于FPGA和CPLD

標簽： VHDL VGA 源碼

上傳時間： 2016-05-23

上傳用戶：xwd2010
Xilinx ISE9.x FPGACPLD設計指南　原書光盤上的源碼　包含大量vhdl源碼

Xilinx ISE9.x FPGA\CPLD設計指南　原書光盤上的源碼　包含大量vhdl源碼

標簽： FPGACPLD Xilinx vhdl ISE

上傳時間： 2014-11-26

上傳用戶：Miyuki
用VHDL語言編寫的乒乓球游戲

用VHDL語言編寫的乒乓球游戲，可在CPLD上實現，具體的資料見文檔內部

標簽： VHDL 語言編寫

上傳時間： 2014-02-24

上傳用戶：woshini123456
個人設計的基于VHDL的數字電子日歷在MAX+PLUSH軟件平臺上編譯、仿真

個人設計的基于VHDL的數字電子日歷在MAX+PLUSH軟件平臺上編譯、仿真，最后將目標文件下載到CPLD中，經在實驗裝置上連線驗證成功

標簽： PLUSH VHDL MAX 數字

上傳時間： 2013-12-26

上傳用戶：manking0408