相 關(guān) 資 源

• 基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，

  標(biāo)簽： FPGA CPLD UART

  上傳時(shí)間： 2013-08-09

  上傳用戶：zcs023047

• 基于FPGA/CPLD免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA/CPLD，采用VHDL語言的曼徹斯特的編解碼實(shí)現(xiàn)。還包含曼徹斯特碼的說明文檔。

  標(biāo)簽： FPGA CPLD

  上傳時(shí)間： 2013-12-30

  上傳用戶：515414293

• 基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，

  標(biāo)簽： FPGA CPLD UART

  上傳時(shí)間： 2014-08-09

  上傳用戶：czl10052678

• 基于FPGA/CPLD實(shí)現(xiàn)的FFT算法與仿真分析免費(fèi)下載

  資源簡(jiǎn)介：碩士論文基于FPGA/CPLD實(shí)現(xiàn)的FFT算法與仿真分析

  標(biāo)簽： FPGA CPLD FFT 算法 仿真分析

  上傳時(shí)間： 2017-02-07

  上傳用戶：Mr.HWang

• 基于FPGA/CPLD實(shí)現(xiàn)的FFT算法與仿真分析免費(fèi)下載

  資源簡(jiǎn)介：可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與...

  標(biāo)簽： FPGA CPLD FFT 算法

  上傳時(shí)間： 2013-07-18

  上傳用戶：wpt

• FPGA CPLD 常見模塊設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：FPGA CPLD 常見模塊設(shè)計(jì)，包括基于FPGA 的全數(shù)字鎖向環(huán)，基于FPGA CPLD 的半整數(shù)分頻器的設(shè)計(jì)等，很有用

  標(biāo)簽： FPGA CPLD 模塊設(shè)計(jì)

  上傳時(shí)間： 2013-08-30

  上傳用戶：mhp0114

• FPGA CPLD 常見模塊設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：FPGA CPLD 常見模塊設(shè)計(jì)，包括基于FPGA 的全數(shù)字鎖向環(huán)，基于FPGA CPLD 的半整數(shù)分頻器的設(shè)計(jì)等，很有用

  標(biāo)簽： FPGA CPLD 模塊設(shè)計(jì)

  上傳時(shí)間： 2014-11-06

  上傳用戶：leehom61

• FPGA-CPLD最小系統(tǒng)PCB的制作免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA-CPLD最小系統(tǒng)PCB的制作? ? ? ? ?

  標(biāo)簽： FPGA 最小系統(tǒng) pcb CPLD

  上傳時(shí)間： 2022-07-18

  上傳用戶：qingfengchizhu

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-10-13

  上傳用戶：caiiicc

• 基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

  標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語言

  上傳時(shí)間： 2013-08-06

  上傳用戶：taozhihua1314

• 用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FPGA FIR 語言

  上傳時(shí)間： 2013-08-07

  上傳用戶：ukuk

• 基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件）免費(fèi)下載

  資源簡(jiǎn)介：　　本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。

  標(biāo)簽： Quartus FPGA CPLD VHDL

  上傳時(shí)間： 2013-11-12

  上傳用戶：VRMMO

• 本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了樂曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...

  標(biāo)簽： FPGA PLUS MAX CPLD

  上傳時(shí)間： 2014-02-01

  上傳用戶：wff

• 用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FIR FPGA CPLD

  上傳時(shí)間： 2017-08-05

  上傳用戶：hwl453472107

• 基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序

  標(biāo)簽： FPGA CPLD VHDL EDA

  上傳時(shí)間： 2013-11-25

  上傳用戶：ruan2570406

• 基于FPGA的直擴(kuò)通信系統(tǒng)的同步設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測(cè)量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，...

  標(biāo)簽： FPGA 直擴(kuò)通信 同步設(shè)計(jì)

  上傳時(shí)間： 2013-04-24

  上傳用戶：chenjjer

• 基于FPGA通信原理實(shí)驗(yàn)系統(tǒng)的研究.rar免費(fèi)下載

  資源簡(jiǎn)介：通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國(guó)支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會(huì)對(duì)具備實(shí)際動(dòng)手能力人才的需求也不斷增加，高校通信教學(xué)改革勢(shì)在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FP...

  標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)

  上傳時(shí)間： 2013-07-07

  上傳用戶：evil

• 基于FPGA的可編程控制器現(xiàn)場(chǎng)集成技術(shù)應(yīng)用研究免費(fèi)下載

  資源簡(jiǎn)介：傳統(tǒng)PLC使用時(shí)會(huì)出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實(shí)現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場(chǎng)集成技術(shù)，用FPGA來實(shí)現(xiàn)PLC的功能，拋棄傳...

  標(biāo)簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究

  上傳時(shí)間： 2013-05-30

  上傳用戶：dtvboyy

• 基于FPGA的嵌入式MCU設(shè)計(jì)與應(yīng)用研究免費(fèi)下載

  資源簡(jiǎn)介：隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過程。 論文參照...

  標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究

  上傳時(shí)間： 2013-07-16

  上傳用戶：熊少鋒

• 基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)，文中有所有的源代碼，僅供參考。

  標(biāo)簽： FPGA 數(shù)字頻率計(jì)

  上傳時(shí)間： 2013-08-05

  上傳用戶：13736136189

• 基于FPGA的波束成型免費(fèi)下載

  資源簡(jiǎn)介：波束成型，基于FPGA的波束成型，包括兩個(gè)文件，一個(gè)濾波器，一個(gè)xilinx仿真

  標(biāo)簽： FPGA 波束

  上傳時(shí)間： 2013-08-05

  上傳用戶：joheace

• 基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測(cè)試文件免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的PCI接口設(shè)計(jì)的源代碼以及其仿真測(cè)試文件

  標(biāo)簽： FPGA PCI 接口設(shè)計(jì) 仿真測(cè)試

  上傳時(shí)間： 2013-08-05

  上傳用戶：lou45566

• 基于FPGA的LCD&VGA控制器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的LCD&VGA控制器設(shè)計(jì) 字?jǐn)?shù)不夠

  標(biāo)簽： FPGA LCD VGA 制器設(shè)計(jì)

  上傳時(shí)間： 2013-08-05

  上傳用戶：ginani

• 基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的快速傅立葉變換硬件及軟件設(shè)計(jì)!

  標(biāo)簽： FPGA 傅立葉變換 硬件 軟件設(shè)計(jì)

  上傳時(shí)間： 2013-08-06

  上傳用戶：asdkin

• 基于FPGA的視頻監(jiān)控免費(fèi)下載

  資源簡(jiǎn)介：一篇比較實(shí)用的論文，基于FPGA的視頻監(jiān)控

  標(biāo)簽： FPGA 視頻監(jiān)控

  上傳時(shí)間： 2013-08-06

  上傳用戶：zhaoke2005

• 基于FPGA設(shè)計(jì)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA設(shè)計(jì)實(shí)例，適合電子類大四學(xué)生入門與提高，可以用做課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)

  標(biāo)簽： FPGA 設(shè)計(jì)實(shí)例

  上傳時(shí)間： 2013-08-06

  上傳用戶：gououo

• 基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA流水線CPU控制器的設(shè)計(jì)與實(shí)現(xiàn)：在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線控制器。

  標(biāo)簽： FPGA CPU MIPS 控制器

  上傳時(shí)間： 2013-08-06

  上傳用戶：qw12

• 基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn),適合FPGA的技術(shù)人員做信號(hào)處理參考

  標(biāo)簽： FPGA 1024 FFT 流水線

  上傳時(shí)間： 2013-08-06

  上傳用戶：netwolf

• 基于FPGA的FIR濾波器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：優(yōu)秀論文,基于FPGA的FIR濾波器的設(shè)計(jì)

  標(biāo)簽： FPGA FIR 濾波器

  上傳時(shí)間： 2013-08-07

  上傳用戶：遠(yuǎn)遠(yuǎn)ssad

• 基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的樂曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）

  標(biāo)簽： quartersii FPGA 發(fā)生器 電路設(shè)計(jì)

  上傳時(shí)間： 2013-08-07

  上傳用戶：pwcsoft